Anja schrieb:
> Du sagst gar nicht welche Treiber du verwendest
> differentiell/bipolar/CMOS welche Anstiegszeit.
In der Tat, weil ich das selbst noch gar nicht weiß/festgelegt habe.
Gedacht war entweder bipolar oder CMOS (von differenziell habe ich noch
weniger Ahnung als von Bussen :)), aber die Auswahl der möglichen
Bustreiber ist immer noch ganz schön groß, sowohl aus den normalen
Logikserien als auch spezielle Bustreiber (74ABT oder FCT z.b.) und das
ganze dann auch noch mit verschiedenen Spannungspegeln. Quelle und Ziel
selbst sind jedenfalls 3,3V-CMOS.
Falk Brunner schrieb:
> Naja, theoretisch reichen doch 2, Unten Masse, oben die Signale. Da es
> eh ein Bus ist, sollte sich da wenig kreuzen.
Ich hab's zwar nicht explizit erwähnt, aber ich mache natürlich nicht
mehrere separate Module, wenn da nur der Bus drauf wäre. Sprich, da wird
es noch ein paar mehr Bauteile und Leiterbahnen geben, so dass es
zweilagig nur zu mehr oder weniger stark zerstückelten Masseflächen
reichen würde.
Falk Brunner schrieb:
> aber es bleibt ein Workaround mit viel Risiko.
Naja, wenn's muss dann muss es halt. Nicht funktionieren ist noch teuer
als ML :) Trotzdem Danke für die hilfreichen Tipps.
Nebenfrage: Was ist eigentlich von Dioden-Terminierungsnetzwerken wie
z.B. SN74F1056 zu halten (allgemein, nicht nur bezogen auf mein
Busproblem)? Die Wiki-Seite hier kennt nur die verschiedenen
Widerstandsterminierungen.
