Gast
#2730119
Hallo zusammen, ich simuliere ein Projekt mit Modelsim. Nun habe ich mir eine .do Datei geschrieben, die die Lib work anlegt, die .vhd Dateien in diese "reinkompiliert" und dann mit vsim ... das Design läd. Nun wird mir links im Baum das Design mit allen Instanzen angezeigt. Nur leider fehlen, wenn ich auf die Instanzen klicke, in der Signalliste diverse Signale, vor allem aber CLK und nRESET. Jede Instanz hat einen CLK und nRESET Eingang, aber nur in einer von 6 Instanzen finde ich diese Signale auch wieder. An sich ist es ja nicht weiter schlimm, da die Simulationsergebnisse ja eh identisch sind, aber der Übersichtlichkeit halber möchte ich gerne auch alle Signale einer Instanz darstellen und nicht Signale anderer dazukopieren. In den compile Options habe ich schon den Hacken bei "Disable optimizations..." gesetzt, was leider kein Erfolg brachte. Wo kann ich einstellen bzw. welcher Befehl garantiert mit, dass ich alle Signale/Variablen auch sehe, wenn sie in der vhd existieren? Vielen Dank! Robert