Also, ich entschuldige mich erstmal dafür, dass ich mich nicht gut genug
ausgedrückt habe.
Die aktuelle Lage sieht folgender Maßen aus:
Es existiert ein Programm für eine Steuerung. Dieses soll natürlich bei
jedem Anschaltvorgang vom Konfigurationsspeicher in den FPGA geladen und
ausgeführt werden. Nun geht es um die Programmierung dieses
Konfigurationsspeichers. Aktuell wird dieser Konfigurationsspeicher
(müsste ein EPCS sein; korrigiert mich bitte wenn ich falsch liege) über
Boundary-Scan programmiert. Da diese Methode aber mehrere Minuten
dauert, wird nach einer schnelleren gesucht. Das Programm soll somit
eine Art Bootloader darstellen. Dieser soll in den SRAM des FPGAs
geladen werden und schließlich von einem Master-System das Programm für
die Steuerung via JTAG-Schnitstelle erhalten und mit diesem den
Konfigurationsspeicher beschreiben. Nach dem Abschalten der
Versorgungsspannung sollte der Bootloader gelöscht sein und das Programm
sollte sich im Konfigurationsspeicher befinden.
Nun wollte ich ein Programm in VHDL schreiben, das dieses Ziel erreicht.
Leider bin ich ein absoluter Anfänger bzgl. FPGAs und habe somit nur
geringe Kenntisse in VHDL. Somit war meine Idee, eine Art Flash-Loader
zu schreiben, der mir den Konfigurationsspeicher via JTAG-Schnitstelle
schnell beschreiben kann, um die Programmierung zu beschleunigen. Wie
genau das Ziel erreicht wird, ist ersteinmal egal. Meine Idee war halt
einen EPCS-Controller zu schreiben, indem ich die JTAG-Schnittstelle
einbinde, damit dies klappt.
Nun war meine erste Frage, ob dies überhaupt möglich und sinnvoll ist?
Oder kennt jemand eine bessere Methode, wie ich mein Ziel erreichen
kann?
Gibt es eventuell Tools, die ich verwenden und bei Bedarf modifizieren
kann? Ich bin für jeden Rat dankbar, auch wenn ich meine Idee über den
haufen werfen muss.
Gruß
