CPLD PROJECT MANAGER CLUSTER GRID

Da is mir noch was eingefallen.
Halt so Eagle Für CPLD Constaint File *.UCF ---Vector[]
#*Routing-Net-List...
-----------------------------------------------------------
Und Z.B ASCII -DBASE.3.0 like MS ACCESS
+ Visual+Basic via dbf. File als Grid-Tool.
-----------------------------------------------------------


Oder hier wie diese Text-Box-Mange Prozedure für das Forum.

Group Cut Paste Delete Spam ...Cycle Update Flush ..


Print Doku. Ref & CO.
SWITCH-BORD CONSOLE ADMIN
Doxigen ---@ Doku für TÜV
Internet Online Flight Recorder-Box...@@@Holg.@@Cloud SAT
---------------------------------------------------------------------
F@PROWIN.de

Gruss Holger

Das ist das JTAG_@PIN_WIN.de
für das Labor, echt gut gemacht.
http://www.youtube.com/watch?v=Rmo1AITLf8c&feature=related


Ich lerne noch daran.
DatenModell und so..


Ich lerne noch daran.
Die Compiler Netliste da zu grabben.

BIT File + CONFIG START_UP. @KERNEL ENGINE []

In Effelsberg am Radio-Teleskop ist schon so was drin
mit COMMAND PIPING SPRACHE für SetUP und Run Management.

z.B Stellwerk .. Bahn ..

Gruss Holger.

Holger Harten schrieb:
> Suche eine Tool-Chain für mein 256 Pinniges CPLD PROJECT.
Das sind jetzt ja noch nicht allzuviele Pins. Ich habe da duetlich meh 
an den FPGAs...

>  *UCF File Tool.
> Um die Pinne Und die mannigfaltigen atribute besser managen zu koennen
> Ist sowas schon vefügbar.
Ja, das ist der Constraints-Editor.
Oder WAS willst du da managen?

Beschreib mal dein Problem, nicht deine Lösungsansätze...

BauteileListen in Win-Notepad von 1880
Schau dir mal 10-SPS Systeme mit I/O
Koppel- Listen an…
Alarm Pv Trigger PV /POS/NEG TRISTATE
Diff.-I/O Analog …

Rangier-Bahnhof von Hand schalten.

RadioTeleskop mit parameter Pipe

Mach mal eine Platine mit 10000 Pinnen und fahre die
Per Hand über ein NOTEPAD Netliste. Und Drill-List
Da wird dir aber übel.

Für ein XC9536 ist *ucf ok.

Das muss über DatenBanken laufen, und  gekopplte Listen
Auch für die Doku ist das wichtig.



Hallo,
ich habe mal eine Frage zur Verwaltung von VHDL Files. Ich habe ein
mittlerweile ziemlich umfangreiches Projekt in dem ich knapp 25 VHDL
Files mit genausovielen Modulen eingebunden habe. Langsam habe ich die
Angst, dass ich die Übersicht über das System verliere. Es gibt
bestimmte Teile in dem Projekt die bereits als Einheit abgeschlossen
sind. Ich habe dann die einzelnen Module in einem neuen Modul
zusammengefasst um dieses dann in dem Projekt wieder einzubinden.
Dazu hätte ich jetzt die Frage wie man normalerweise vorgeht wenn man
umfangreiche Projekte hat. Gibt es die Möglichkeit, die Module
zusammenzufassen in einer Art Bibliothek? Oder hat jemand eine Art Style
Guide für mich, wie ich bei umfangreicheren Projekten die Strukturierung
vornehmen kann?
Danke.
Gruss  Holger.

Verilog Referenzproject geht nicht mehr Compiler spinnt

Ich bin VERILOG Beginner.
Ich kenne  OS9 Level 2
Task Shedduler 68000 Forker Process

Verilog Referenzproject geht nicht mehr Compiler spinnt
und dreht am Rad.
Ich habe mein super kommmentiertes Ref Project zerschossen.
Durch Kommentar oder was ganz trivialem Tipfehler .
Trap ????

 /*####  PUMPE:[1] Signal_clk1PV20MHz   #*/

Ich finde den Fehler nicht, viel auch der Compiler alles auf einen 
schlag
durchmangelt. Und dann #müll## ausspuck.

Einzel übersetzen geht nicht so gut, weil der da am Project-Mgr rumnagt.
#####################################################################
Ich wollte daran trainen, aber auch der Editor r Find in files is recht 
schwierig ..

Dem trau ich so nicht in der Lattice Diamond ed. 1.4xx
Der ist nich so fit wie der von Ms. Visual C  und so clever smarty
 Grab (n_text  ungleich Grab (
#####################################################################
Da fange ich jetzt noch mal von vorne an.

Wie früher die ersten C Compiler, da war das auch so
lauter müll ..... und nur ein ; oder sogar CR hat gereicht dann ging der
wieder.
########################################################################
Was ich auch nicht finde ist die Namen zu verfolgen.

Wie bei C go to defintion, go to referenz geht ja jetz alles.
------------------------------------------------------------------------ 
--

Ist das was um die signale in EXCEL zu listen.

Ist das was, oder finde ich was besseres.
Doxigen kann kein Verilog.


http://www.docstoc.com/docs/38915770/Verilog-Source-Code-Analysis#

So halt mal Buss Bundling ()
Und Doku..

Bild ging nicht.

DFTT ;-)

Max Freq: Doku to Database .

Ist so das Modell was ich mir vorstelle.
Bild + ganz unten im pdf.
Sieh unten den EDITOR der ist via Tabelle 10Fach angekoppelt.
und Rangier_Verteiler Horiz/Verttical ...Routing.
/*---------------------------------------------------------*/
Filter:
via Parameter { Liste:[][] }
######################################################################## 
##
Gutes Handling  für das Buss-Bundling[-a-][-b-]->Vector(i/i) und Doku.
/* 
+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++*/
Damit man danach das Modell weiter aufbohren und verfeinern kann.
------------------------------------------------------------------------ 
-
Bild (-------)

+ Tabelle [][][]
--> push in *.ucf file. And Compile.

Link:

http://www.cableworld.hu/software/4250Help_a.pdf
Gruss Holger.

Thread hiermit erstmal in /dev/null. Bitte die Vorschläge der 
Antwortenden aufgreifen - am Besten in einem neuen Thread.