Probleme bei Projekt / Auswahl von Mikrocontroller mit DSP Core 8 ch. FFT + LAN

Hi,

fuer solche Sachen (Digital-Radio) setzen wir typischerweise Blackfin 
von ADI oder FPGAs (diverse) ein. Vorteil gegenueber TI ist die homogene 
Architektur. Debugging von ARM und TMS-architektur ist ein nightmare..
Ich wuerde die Aufgaben nicht splitten, das wird normal teurer und 
aufwendiger.
Der Blackfin ist eher wie ein uC was Layout und Handling angeht. Aber 
einige Vorverarbeitung gescheht hier im FPGA. Vielleicht ist die 
Platform usrp2 für dich interessant um Algorithmen auszuprobieren 
(http://gnuradio.org/redmine/projects/gnuradio/wiki/USRP2)

Danke für deine Antwort,
am Blackfin bin ich gerade am einlesen, hört sich nicht schlecht an, ich 
fürchte nur, das dies für mich ein endloses Projekt wird - wie gesagt 
der Aspekt is wirklich nur das absolute Randgebiet meiner Arbeit.

Kann jemand einschätzen, ob soetwas mit einem STM32F417 zu machen ist? 
Ich weiß auch ARM, aber hier wäre etwas Know How bei Kollegen vorhanden.

Moin,

Vorsicht mit float bei Blackfin, der hat keine FPU (und würde 
dementsprechend viele Zyklen verbraten). Da müsste man schon zu einem 
SHARC greifen.
Aber: Ich würde sowieso empfehlen, bei Signalverarbeitung mit Fixkomma 
zu arbeiten um Aliasing zu vermeiden und genaue Kontrolle über die 
digitalen Fehler zu haben. Sobald man bei den TMS und Bfin-DSPs höhere 
Genauigkeit (wie 64 bit Multiplikationen) braucht, geht's in Assembler 
nicht mehr mit einem Clock-Zyklus pro Op und man muss sich gute 
Software-Tricks überlegen. FPGA ist auf jeden Fall eine gute Wahl, da 
man sich da seine Arithmetik optimieren kann. Bfin (oder ARM)+FPGA ist 
ein ziemlich effektives Gespann, sitzt inzwischen in einigen 
Industrieanwendungen (wie auch meinem aktuellen Prototypen). Vorteil an 
den Bfins ist, dass sie noch in von Hand lötbaren Gehäusen zu bekommen 
sind.
Der Nachteil ist, dass man einige der üblichen Libraries nicht gleich 
verwenden kann, sondern sie auf Fixkomma portieren oder den Kram gleich 
neu schreiben muss, wenn Teile ins FPGA ausgelagert werden.
Ein potentielles Problem sind auch die Datenkanäle, mit CPU+FPGA ist 
immer etwas auf Einweg-Datenverarbeitung (Streaming) beschränkt.
Es gibt auch interessante Ansätze mit Softcores (CPU im FPGA), bisher 
bringen die allerdings kaum wirklich Performance auf den "kleinen" 
Chips. Interessant könnte allerdings die Zynq-Familie sein: Dualcore-ARM 
und FPGA-Logik auf einem Chip. Aber kann dazu sonst nix weiter sagen 
(noch nicht angefasst).
Bei so hochfrequenten Applikationen hätte ich auch als erstes an den 
Gnuradio usrp als "Evalkit" gedacht. Damit dürfte sich einiges austesten 
lassen, aber man muss sich halt tüchtig mit VHDL beschäftigen..

Grüsse,

- Strubi