Portierung vhdl

Wahrscheinlich haben die Gatter bei Lattice eine andere Bezeichnung und
IspLever kann mit den Komponenten AND2, AND3 usw. nichts anfangen.

laß Dir ein .edf erzeugen und benutze das als Grundlage in Lattice.
Dann sollte Dein Design verarbeitet werden können.

Thomas

So programmiert man nicht. Man lagert profane AND-Verknüpfungen nicht in
externe VHDL-Dateien aus. Das ist völliger Blödsinn.

tschuldigung,
ich habe das nicht programmiert. Das ist code, der erzeugt worden ist.
Das mit dem .edf werde ich mal versuchen.
Wenn das nicht geht, muss ich es wohl erneut programmieren.

Mattias

Natürlich wurde der Code so vom Schaltplan-Editor erzeugt. Das liegt im
Prinzip der Sache, anders geht es schlecht. Aber wenn du VHDL richtig
lernen und anwenden willst bist du damit auf dem Holzweg. Stell dir vor
du müsstest jede AND-Verknüpfung in einer VHDL-Beschreibung
instanziieren. Das ist doch Overkill.

wie muss ich das .edf File erzeugen ???
finde keinen Verweis.

grübel, grübel ...

Mattias