Umgang mit CoreGen-Cores bei symbolbasierter Eingabe

[Michael (Gast)]

Ich möchte/muss ein Design auf VHDL-Basis auf symbol basiert umstellen 
und habe mir dazu die Symbole der existenten VHDL Module, die als 
Komponenten eingebunden sind, erzeugt, um sie später grafisch zu 
verbauen.

Für Cores (*.xco), die vom CoreGen kommen, wird das aber nicht 
angeboten, d.h. ich erhalte keine Symbole, die ich platzieren könnte.

Wie geht man vor?

Muss ich wrapper bauen und die instanziieren?

[Duke Scarring (Gast)]

Michael schrieb:
> Für Cores (*.xco), die vom CoreGen kommen, wird das aber nicht
> angeboten, d.h. ich erhalte keine Symbole, die ich platzieren könnte.
Vielleicht fehlt das Häckchen bei den "Project Options"?

Michael schrieb:
> muss ein Design auf VHDL-Basis auf symbol basiert umstellen
Wer verlangt denn sowas?!?
Ich bin froh, wenn ich Xilinx-Schematic vermeiden kann...

Duke