hallo zusammen, ich benutze grad Quartus2-v12/ qsys v12. Ich hätte an Euch gerne eine Frage, zwar: wenn ich gereric parameter (von Custom Instrution) in qsys/system contents ändere, und --->> generieren --->> quartus schematics update (nios CPU schematics update in Toplevel schematics) --->> quartus project kompilieren ---->> hard/software auf FPGA (cyclon IV E) loaden. Es scheint, der Nios hat meine Änderung an generic parameter NICHT genommen. (in SignalTap sehe ich das). Nur wenn ich direkt die generic parameters in VHDL-sourcefile ändere, und auch in qsys/new component von vorne erstelle, dann es akzeptiert meine Änderung! Muss man so machen, oder habe ich was verpasst? vielen Dank im voraus! lg tomy
versteh die frage jetzt nicht komplett aber bei einer änderung in qsys muss man in eclipse immer beim bsp projekt generate bsp durchführen
audi schrieb: > bei einer änderung in qsys > muss man in eclipse immer beim bsp projekt generate bsp durchführen danke für Deine schnelle Antwort!:-) ja, das hatte ich auch, aber hilft es nicht weiter...
Hallo, Dies scheint ein Bug von QSYS zu sein. Im generierten Top-Level Verilog code werden die generics von eigens geschriebenen VHDL Blocks nicht angegeben. Gruss Hannes
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.