[Cyclone III] I/O Pins

[Thomas (Gast)]

Hallo Zusammen,

zur Zeit habe ich leider ein Problem mit den FPGA I/O-Pins. Dabei 
verwende ich z.B. 2 Ausgänge mit 2.5V und mehrere (Eingangs) LVDS 
Kanäle. Diese haben heute auch funktioniert, Datenempfang z.B. machte 
keine Probleme.

Noch einiger Zeit funkionierten diese Pins jedoch nicht mehr. Die 
LVDS-Pins haben nun auch nur noch einen Widerstand von 70 Ohm gegen 
Masse. Die "Sendeseite" kann da auch keine LVDS-Pegel mehr aufbauen.

Die 2.5V Ausgänge treiben auch nicht mehr die richtigen Pegel - ein Low 
stellt sich bei ca. 200mV ein und ein High bei ca. 1.4V.

Diese Phänomene sind alle relativ gleichzeig aufgetreten. Im 
"Pin-Planner" von Quartus sind die Pins alle richtig konfiguriert.


Ist dieses Problem jemandem bekannt? Was könnte die Ursache davon sein, 
eventuell Kurzschlüsse an den Ausgängen?


Viele Grüße,
 Thomas

[NopNop (Gast)]

Schau mal unter:
Assignments -> Device -> Device and Pin Options... -> Unused Pins

Auf was ist das gestellt?
Könnte dies evtl. einen Kurzschluss auf den Pins bedeuten?

[S. (Gast)]

Thomas schrieb:
> Noch einiger Zeit funkionierten diese Pins jedoch nicht mehr.
wenn die jetzt statisch ohne image dieses Verhalten haben, sind sie 
japutt

wie lang ist die leitung?

[Thomas (Gast)]

Hallo Zusammen,

die Leitungslänge, über welches die Signale übertragen werden ist 
relativ gering und nicht länger als 15cm.

Die Einstellung für unbenutzte Pins steht zur Zeit auf "As input 
tri-stated with weak pull-up".

Leider bin ich immer noch zu keinem Ergebnis gekommen. Vllt. sind die 
LVDS-Pegel, welche mein FPGA empfängt zu groß - laut Datenblatt der 
verwendeten ICs sollte dies allerdings passen.

Eine weitere Vermutung liegt vllt. in Spannungsspitzen beim 
Ein-/Ausschalten meines Senders. Vllt. kommen dadurch zu große 
Spannungen zustande welche die Eingänge des FPGAs beschädigen.

Viele Grüße,
  Thomas