Wie viele Eingänge kann ein CMOS Ausgang teiben ?

DirkF schrieb:
> Wie verhält es sich denn bei einem CMOS Ein/Ausgang ?

Das läßt sich so einfach nicht sagen. Das Ganze hängt ab von
- verwendeter CMOS-Technik (CD40xx - 74HCxx - 74HCTxx - ...)
- Betriebsspannung
- erforderlichem Zeitverhalten
- erlaubter Verlustleistung

In den alten RCA-Dokumenten aus den 1970er Jahren stand für die CD40xx 
ICs ein möglicher statischer Fan-Out von mindestens 50 über den gesamten 
Temperatur- und Betriebsspannungsbereich. Die dynamischen Anforderungen 
der betreffenden Schaltung waren separat zu untersuchen.

Bernhard

DirkF schrieb:
> bei den TTL gab es doch eine maximale Anzahl, wie viele Eingänge maximal
> an einem Ausgang betrieben werden können.
> Wie verhält es sich denn bei einem CMOS Ein/Ausgang ?

Bei TTLs ist das durch den in die Eingänge hinein oder aus ihnen hinaus 
fliessenden Strom begrenzt. Da bei CMOS jedoch statisch praktisch kein 
Strom fliesst ist das Verhalten ohne Schaltvorgänge kaum relevant. CMOS 
Eingänge stellen praktisch nur eine kapazitive Last dar - die Leitungen 
dahin aber auch.

Allerdings wird die Flankensteilheit des Ausgangssignals mit steigender 
kapazitiver Last immer schlechter, wodurch die Schaltung irgendwann zu 
langsam für die Anwendung werden kann und irgendwann auch die geforderte 
Mindestflankensteilheit für sicheres Schalten nicht mehr erreicht wird.

Bei sehr hoher Schaltfrequenz kann auch die Verlustleistung des 
Ausgangstreibers in Spiel kommen, in die ebenfalls die kapazitive Last 
mit eingeht.