Xilinx ngdbuild meldet logical net has no load, wo finden?

[Stefan (Gast)]

Hallo,
ich bin grad an einem projekt mit nem Xilinx XC9572. Ich arbeite mit
den Schmematics, leider nicht mit VHDL. Mein Schaltplan ist jetzt ca 10
DIN A0 Seiten groß, jetzt meldet ngdbulid das mein logical net 'N767'
no load hat. Das bedeutet ja das irgendwo ein gatter mit unbeschaltetem
ausgang rumfliegt. Wie finde ich das jetzt am einfachsten auf meinem 10
nicht grad sehr übersichtlichen seiten? Im Schaltplan haben ja alle
irgendwelche XLXI_ irgendwas bezeichnungen.

mfg
Stefan

[Sven Johannes (Gast)]

Moin...

Bingo, Treffer, versenkt. Sorry, aber ich predige ja immer gegen das
Ding!

Nxxx sind Netze die er im Zuge seiner Optimierung erzeugt hat. Die zu
finden wird nicht einfach. Seh mal das Log durch, hat er evtl. eine
ganze Komponente rausgeschmissen?

BTW: 10 Seiten für nen 72er? Wie das denn?

--
 Sven Johannes

[AxelMeineke (Gast)]

Also ich bin ein absolut unwissender was das entwergfen via schematics
angeht, aber man kann doch in den einstellungen des Webpacks angeben,
das er keinerlei optimierungsalgorithmen verwenden soll. Kannst du
damit etwas bewegen? Das ist die Fehlersuche doch bestimmt einfacher
oder???
Aber 10 Seiten Schaltplan ??? Wievveil Gatter passen denn in so ein
schätzchen???

[Stefan (Gast)]

Hallo,
also meine 10 Seiten sind nicht brechen voll, aber so 20 Gatter pro
seite sind schon drauf. Das mit den optimierungen abschalten klappt
nicht. Dann passt es nicht mehr in den XC9572 rein, der optimiert mir
schon ne menge weg denke ich. Ich werd wohl damit leben müssen.

mfg
Stefan