Hallo zusammen! Ich arbeite hobby-mäßig mit Altera/QuartusII und der Altera-ModelSim-Edition. Zum Zwecke der Validierung möchte ich meine HDL-Komponenten gerne einer Logik-Simulation unterziehen und habe zu diesem Zweck eine entsprechende Testbench geschrieben. Das Problem ist aber nun, dass ModelSim entgegen studentischer Versionen früherer Name irgendwie kein Fenster mit den Instanzen mehr anzeigt. Ein Aufdecken und anschließendes Simulieren der Komponenten-internen Signale ist auch über das Objekt-Fenster anscheinend nicht möglich. Ich vermute, dass ich etwas falsch mache, nur sehe ich nicht, was das sein könnte. Möglicherweise weiß hier jemand Rat? Vielen Dank im vorraus. Thomas.
Gast
#2871456
Ich weiß jetzt auch nicht, wie du an interne Signale kommst, aber du kannst sie zu Testzwecken ja einfach an die TB rauslegen.
Gast
#2871611
Hallo olpo, das ist natürlich möglich - allerdings hier mit ein wenig Aufwand verbunden. Falls keine andere Möglichkeit bleibenm sollte, mache ich das natürlich. Trotzdem vielen Dank! Gruß, Thomas.
Aber klar geht das... Im ModelSim kannst du unter "sim" kannst du in deine Module hinein schauen. Dann einfach eins auswählen und im "objects"-Fenster solltest du die internen Signale sehen. Die kannst du dann zur Waveform hinzufügen. Eventuell musst du die Simulation allerdings nochmal starten. Gruß Marius
Gast
#2873165
Thomas Bartzick schrieb: > Das Problem ist aber nun, dass ModelSim entgegen studentischer Versionen > früherer Name irgendwie kein Fenster mit den Instanzen mehr anzeigt. Ein > Aufdecken und anschließendes Simulieren der Komponenten-internen Signale > ist auch über das Objekt-Fenster anscheinend nicht möglich. Zeig doch mal einen Screenshot! Duke
Gast
#2873624
Ich bin stark dafür, dass Beiträge die vom Initial-Beitragenden nicht abschließend kommentiert werden, komplett gelöscht werden. Mir fehlt bei solchen Diskussionen die abschließende Erkenntnis.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.