Gast
#2883186
Hi Leute, ich bin gerade ein typischer Fall von "in der Theorie schon mal gehört aber jetzt die Praxis" :-/ Ein Dezimationsfilter wird ja eingesetzt, um ein Signal von einer hohen auf eine niedrigere Signalfrequenz zu überführen. Einfach realisiert kann das ja werden, indem man z.b. nur jeden 4. Wert entnimmt/weiterverarbeite (Dezimierung um den Faktor 4). Ich möchte jetzt einen Digitalen Filter zum Anschluss an einen Delta/Sigma Wandler auf einem FPGA implementieren. Ich möchte also meinen Digitalen Bitstream downsamplen und mitteln. Dazu können z.B. Kammfilter eingesetzt werden. Ich schaffe es gerade einfach nicht die Kurve zu bekommen, wie aus dem Frequenzgang eines Kammfilters die Dezimierung des Signals entsteht. Für mich sieht das einfach so aus, als werden in regelmäßigen Abständen frequenzanteile meines Signals zu quasi 0 gedämpft. Aber das reduziert ja noch nicht meine Signalfrequenz. Ich hoffe jemand erkennt mein Problem und kann mir kurz auf die Beine Helfen. Gruß Andy