PIC24HJ128GP502 Probleme mit Vcc im Sleep/Idle mode

Gast #2897974
Lesenswert?
• ▲
▼
Hallo,

wir setzen einen PIC24 ein. Damit dieser weniger Strom zieht, wird er 
periodisch alle 2ms in den Sleep/Idle mode gesetzt. Hat sehr gut 
geklappt, da die gesamte Schaltung die Stromaufnahme von 40mA auf 20 
reduziert hat.

Aber nun haben wir folgendes feststellen müssen. Wird der PIC aus dem 
Sleep/Idle mode geweckt gibt es 50mV / 250us Einbrüche auf 3.3V. Diese 
wirken sich sehr negativ auf die ADC Auswertung aus.

Den Cout vom Linearregler haben wir versuchweise von 10u cer auf 47u 
gesetzt ohne die kleinste Änderung. Die Vccap auch ohne Änderung. Alle 
100n Cs sitzen direkt und gut angebunden am uC.

Da der uC OHNE den Sleep/Idle mode sehr gut läuft, stelle ich mir die 
Frage , ob das zu beheben ist, oder dies ein Effekt des uCs ist, den ich 
hinnehmen muss.

Hat wer Erfahrung damit ? Oder eine Idee ? Oder weiss vielleicht warum 
das Verhalten so ist. Wird der interne Core-Linearregler vielleicht 
ein-ausgeschaltet ?

Gruß und danke

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.