Gast
#2911274
Hallo, ich habe gestern eine Schaltung in Betrieb genommen und mich etwas gewundert. Eingesetzt werden LV Schieberegister und AT90USB. Steuere das Schieberegister über Pinwackeln an PORTC CLK und PORTB Datenleitung glaube ich, auf alle Fälle unterschiedliche. Setze bzw. rücksetze nach Auswertung ob high oder low erfolgen muss direkt mit sbi/cbi die Datenleitung mittels inline assembler und direkt darauf die CLK. Jetzt kommen allerdings beide Signale sehr gleichzeitig rauf und CLK ist steiler, so das die Datenleitung zum Erfassungspunkt immer nicht stimmt. Mir ist eigentlich aus dem Datenblatt nur bekannt das irgendwo steht: Wenn man einen PIN schaltet dieser Wert evtl. erst 2 CLKs glaube ich war es richtig als Wert auf dem PORT eingelesen wird. Muss ich jetzt mit diesen 2 Taktzyklen als Verzögerung rechnen auch für das umschalten? Mehr Infos habe ich jetzt nicht auf den ersten Blick entdecken können. Leider hatte ich gestern nicht die möglichkeit zu Debuggen, sonst hätte ich einmal geschaut wie das im Disassembling wirklich aussieht.