An INTO liegt ein Synchrontakt. An Pin liegt der Datenstrom mit halber frequenz des INT0. Sodass eine Periode im INT0 einen Bitzustand am Pin annimmt. Jetzt lese ich den Pin auf die fallende Flanke des INT0 ein. Kann es sein das die ISR die das Bit auswertet, nicht bis zum Ende läuft sodass während der ISR des INT0 den INT0 neu aufruft? Ich nutze einen Atmega2560. Nutzen tu ich den INT0 mit folgender Einstellung. EIMSK |= (1<<INT0); // INT0 aktivieren EICRA |= (1<<ISC01); // INT0 auslösen bei fallender Flanke MFG Rafi
Gast
#2955651
Und das Ganze betreibst Du auf einem 8051 mit 266khz Taktfrequenz? Gruß, Holm
Rafi Dafi schrieb: > Kann es sein das die ISR die das Bit auswertet, nicht bis zum Ende läuft > sodass während der ISR des INT0 den INT0 neu aufruft? Wo ist denn die ISR? Ich sehe keine.
Hab den Fehler gefunden. Lag natürlich ganz wo anders wie vermutet... ;) Und nochmals Danke an kbuchegg, der mir die Herangehensweise an Fehler erklärt hat... :)
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.