Code Patata VHDL VERILOG EDITOR

OP Persönliche Seite #2997166
Lesenswert?

Ich habe hier im Forum schon ein Tool Sigasi kennengelernt.
Das ist sicher noch machtiger in der refactor Funktion.
Aber das kostet schon was...

Ich benutze das Tool Code Patata um besser meine Verilog
Design Referenz für Lattice Diamond auf einem MACHXo Board
aufzubohren.

Der Editor in Lattice Diamond ist nicht so flexibel, was such und find
da bietet.
Somit habe ich mit dem Code Patata Tool die Referenzen und
Trigger getraced. (State-Engine)

Die Objecte sind wie in MS Visual C zu browsen..

Frage:
Kennt sich einer mit dem Code Patata Tool in der Cross-Ref-Funktion
aus. ?? um Trigger & Verkn zu tracen.

Gruss Holger.
Angehängte Dateien:
Gast #2997444
Lesenswert?

Frage:
Hat jemand schon mal mit Code Patata in Verilog gearbeitet ?.
Besonderes Augenmerk mit der Funktion im Context Menue
 "Create Signal Path".
Was genau macht die Funktion "Create Signal Path" mit dem selktierten 
Object.
Ist das eine SIGNAL CRISS-Cross AND Trigger Funktion?

Beispiel:
Ähnlich wie bei Trigger mit Logig-Analysator_Scopes
( SIN_delay AND  ( NOT SIN)  )

Damit wird der Trigger für eien Fallende Flanke mit einsychroniesieren 
Erzeugt.
Z.B Asynchrone Serielle Schnittstelle V24 RS232
Angehängte Dateien:
Gast #2998398
Lesenswert?

"Create Signal Path".
Hier ein Bild dazu.
#####################################
Leider ist der Report-File als HTML.
Und nicht getrennt von Modul_1.v zu Modul_2.v
Der Report muss ich denen noch Code Pata Leuten noch schreiben, dass der
getrennt als Aalyse Listing raus kommt.
Oder sogar als XML File, wie bei Doxygen für C Code das auch geht.
Damit ich den als Excel-File für die z.B  Validate-Zert-Doku habe.

Gruss Holger.
Angehängte Dateien:

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren