Was verursacht mir die hold time?

Paul schrieb:
> Ich weiß zwar
> was sie ist, jedoch nicht durch welche elekronischen bauelemente sie
> zustande kommt...
Durch den Takt mit dem das Signal eingelesen wird.
Wenn ein Flipflop jede µs getaktet wird und mit einer Taktflanke das 
Signal übernommen werden soll, muß dieses auch mindestens solange 
anliegen, bis die nächste Taktflanke kommt.

mfg.

Damit ein FF das Eingangssignal mit der Taktflanke übernimmt, muss 
dieses lange genug während der Taktflanke anstehen(diese hat auch eine 
Anstiegs- oder Abfallzeit!). Daher muss das Eingangssignal lange genug 
vorher und(!) nachher anstehen, damit es sicher übernommen wird. Falls 
nicht, gibt es undefinierte Zustände im FF (metastabil). Die 
Setup/Hold-Zeit hängt von der Technologie ab und es gibt auch negative 
Hold-Zeit. Das Datenblatt hat diese Zeiten definiert.

Paul schrieb:
> Wieso muss das signal solange anliegen bis die nächste Taktflanke kommt?
> Ich dachte nur bis diese kommt, dann wird doch das signal übernommen
> oder?
Die nächste Taktflanke ist die nächste, die kommt.

Das redest Altweiberdeutsch. "Dieses Wochenende?" "Nee, nächstes 
Wochenende!" Ja wann denn nun? Dieses Wochenende ist das nächste 
Wochenende. Also von heute aus betrachtet.

Das Signal wird angelegt, dann kommt ein Takt. Das ist der nächste. Noch 
einer wäre der übernächste.
Und nach der Taktflanke muss das Signal solange stehenbleiben, bis 
intern alles durchgeschaltet ist. Ein paar nS halt.

mfg.

Paul schrieb:
> Die ganze zeit reden wir in der schule von hold time, die setup time und
> die durchlaufzeit verstehe ich, nur die hold time nicht. Ich weiß zwar
> was sie ist, jedoch nicht durch welche elekronischen bauelemente sie
> zustande kommt...

Das was du in diesem Zusammenhang unter hold time verstehst, kommt 
durch gar nichts "zustande". Es ist einfach eine Spezifikation des 
Signalspiels. Und der Hersteller der Bauteile garantiert die Funktion 
nur bei Einhaltung der entsprechenden Spezifikation.

> ich weiß auch dass es sie nur bei FF in der digitaltechnik gibt

Und schon falsch.

Alle Bausteine, die irgendwie taktflankengesteuert arbeiten, seien es 
RAMs oder LC-Displays oder Prozessoren, spezifizieren eine hold time 
auf ihren z.B. Datenleitungen.

Umgangssprachlich formuliert ist das: "in Prinzip übernehmen wir den 
Pegel auf der (Daten)leitung mit der Flanke des Taktsignals. Wir 
garantieren die Funktion aber nur, denn der Pegel für mindestens t_setup 
vor der Flanke und t_hold nach der Flanke stabil anliegt."

Die Gründe, warum der Hersteller das so verlangt, können vielfältig 
sein (und dir eigentlich egal). Denkbar wäre z.B. daß die 
Schutzschaltung zwischen IC-Pin und interner Schaltung eine 
unkalkulierbare Verzögerung hat (Stichwort: parasitäre Kapazität) und 
der Hersteller sich einfach gegen Unwägbarkeiten im Herstellungsprozeß 
absichern will.


XL