Was passiert mit 'X', 'U', 'H', 'L' usw. bei der Synthese?

Gast #3026912
Lesenswert?

Hi,

wenn man in VHDL einen std_logic_vector verwendet, dann kennt das ja 
anstatt 1 und 0 auch noch andere Zustände wie X U H und L usw.
Synthetisieren lässt sich das auch. Aber wie wird das dann wirlich in 
Hardware umgesetzt bzw. was wird passieren?
Also wenn man ein X zuweist an ein Signal vom typ std_logic, wie muss 
ich mir das dann innerhalb des FPGAs vorstellen?

Danke!
Gast #3026925
Lesenswert?

Hmm schrieb:
> Schick die Zuweisung von X mal durch ein Synthesetool, dann sehen wir ob
> Du die Frage noch für sinnvoll hälst.

Synthese klappt ja soweit!


Hmm schrieb:
>>Also wenn man ein X zuweist an ein Signal vom typ std_logic, wie muss
>>ich mir das dann innerhalb des FPGAs vorstellen?
>
> Garnicht. Du überlegst ja auch nicht wo Du auf dem Mond einen Parkplatz
> finden könntest.

Offenbar gibt es schon Leute die das interessiert: Es war mal explizit 
bei einer Programmieraufgabe gefordert, dass man in einem Fall 'X' 
zuweisen sollte. Gerade gehe ich die Vorlesungsunterlagen nochmal durch 
und mir ists halt aufgefallen und von meinen Kommilitonen wusste es auch 
keiner, was da genau passieren wird.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren