Dauer eines Befehlszyklus des C167

[pacman11022013 (Gast)]

Hallo zusammen,

bei einem C167 mit der Frequenz 20 MHz wird der Befehlszyklus mit 100 ns 
angegeben.

Die Taktperiode ist meines Wissens der Kehrwert der Frequenz also 50 ns.

Weiß jemand, warum dann der Befehlszyklus 100 ns und nicht 50 ns ist?

Vielen Dank!

mfg

pacman11022013

[Reinhard Kern (Gast)]

Hallo,

bei den meisten Prozessoren ist der Befehlszyklus nicht nur eine 
einzelne Quarzperiode (meistens Takt/2 oder /4), und es sind auch i.A. 
nicht alle Befehle zeitlich gleich lang. Näheres steht wie üblich im 
Datenblatt.

Gruss Reinhard

[Bronco (Gast)]

Guckst Du:
http://de.wikipedia.org/wiki/Befehlszyklus

Ein Befehl besteht immer auch mehreren Schritten. Je nach Architektur 
(CISC, RISC) braucht die CPU mehrere Quarz-Takte für diese Schritte.
Wenn ich mich richtig erinnere, braucht z.B. der 8051 12 Takte pro 
Befehl.

[pacman11022013 (Gast)]

Danke für die schnellen Antworten...

Mir ist klar, dass mehrere Befehlszyklen pro Befehl nötig sind. In Falle 
des C167 ist es eine 4-stufige Pipeline. Eine Stufe würde also 100ns 
benötigen.

Vielleicht habe ich mich unklar ausgedrückt, deshalb nochmal anders 
gefragt...

Gibt es eine Erklärung dafür, dass ein Befehlzyklus (1 Stufe der 
4-stufigen Pipeline) des C167 2 Takte braucht?

mfg

pacman11022013

[adsf (Gast)]

Vermutlich weil eine Stufe der Pipeline 2 Takte braucht?

[Reinhard Kern (Gast)]

pacman11022013 schrieb:
> Gibt es eine Erklärung dafür, dass ein Befehlzyklus (1 Stufe der
> 4-stufigen Pipeline) des C167 2 Takte braucht?

Ja. Das haben die Designer des Chips so vorgesehen.

Gruss Reinhard

[gae5tzq3 (Gast)]

Oder auf XC/XE16x umsteigen.

[Guido (Gast)]

Aus dem ev. vervielfachten Takt des Oszillators werden 2 Phasen
erzeugt, die für das externe Bustiming benötigt werden (im
kürzestebn Fall Adresse ausgeben und Wort einlesen). Deshalb
benötigt ein Zyklus immer 2 Takte.