Microblaze - seltsames Verhalten

Stack overflow ?!

Nachdem ich meinen clock etwas überconstraint habe, ist das Problem weg. 
Also wohl doch Syntheseproblem...

Philip schrieb:
> Nachdem ich meinen clock etwas überconstraint habe, ist das Problem weg.
> Also wohl doch Syntheseproblem...
Du hast eine seltsame Methode um Fehler zu beheben. Ich musste noch nie 
ein Design überconstrainen, damit es läuft. Auch nicht mit einem 
Microblaze.

Duke

So ungewöhnlich find ich das nicht...
In diesem Fall habe ich allerdings versehentlich einen falschen 
Speed-Grade eingestellt :-)

Jetzt muss ich das Thema doch nochmal aufgreifen...
Leider habe ich immer noch Probleme und offenbar stimmt was mit meiner 
Timing-Analyse nicht. Im Timing-Report finde ich bei der Timespec für 
meinen Systemtakt den Eintrag "0 paths analyzed".  An andere Stelle 
finde ich diesen Eintag:

1

 ================================================================================ 

2

 Timing constraint: PATH "TS_AXI_MB_FP_axi_intc_0_path" TIG; 

3

  540038 paths analyzed, 20717 endpoints analyzed, 0 failing endpoints 

4

  0 timing errors detected. (0 setup errors, 0 hold errors) 

5

 --------------------------------------------------------------------------------

In der nachfolgenden Pfad-Auflistung finde ich Pfade wieder, die ich 
eigentlich von der Systemtakt-Timspec erfasst werden sollten. Das TIG 
stammt nicht von mir, muss also automatisch generiert worden sein. Kann 
mir jemand erklären warum?

Im pcf-file finde ich den entsprechenden Eintrag:

1

2

PATH TS_AXI_MB_FP_axi_intc_0_path = FROM TIMEGRP "S_AXI_ACLK_axi_intc_0" TO

3

        TIMEGRP "Processor_clk_axi_intc_0";

4

PATH "TS_AXI_MB_FP_axi_intc_0_path" TIG;

5

ich diesen Eintag:

Ich denke ich habe das Problem gelöst, auch wenn es mir immer noch etwas 
rätselhaft ist. Im MB-Design befindet sich ein Interrupt-Controller. 
Dieser hast einen Pin für den AXI- und einen für den Prozessor-Clk. 
Diese Pins waren beide mit dem selben 125 MHz Clk verbunden. Im 
Datenblatt des INTC steht, dass man wenn die Clk identisch sind den 
Prozessor-Clk auch weglassen kann und dann C_MB_CLK_NOT_CONNECTED = 1 
setzen soll. Das habe ich gemacht und damit verschwinden die TIGs im 
pcf-file.

Vermutlich wollten die den Taktübergang AXI->MB nicht analysieren. Dumm 
nur, wenn beide Takte zusammenfallen, dann breitet sich das TIG auf 
alles aus. Deswegen gibts wohl die komische Option überhaupt :)

Es steht aber leider nichts davon da, dass man das zwingend so machen 
muss. Hat mich jetzt einiges an Stunden und Nerven gekostet...