Gast
#3051033
Hallo, von einem EEPROM besitze ich ein Verilog Verhaltensmodell. Von diesem existieren unterschiedliche Timing-Varianten, die über `defines im Verilog Model selbst ausgewählt werden. Weiterhin nutze ich für den Modelsim Simulator ein Compile-Script, dass nacheinander die verschieden Quellen compiliert. Nun finde ich es recht unübersichtlich das Timingmodell mittels define in der Modellbeschreibung selbst auszuwählen. Stattdessen würde ich das `define lieber im Compilescript setzen. Kennt Ihr einen weg, wie ich dies bewerkstelligen könnte? Vielen Dank für eure Antworten! Viele Grüße Andreas