|
Anzeige
|
DDR Controller mit Xilinx' ISE 10.1 WebPack?
Gast
#3062587
Hi, ich möchte unter Xilinx ISE 10.1 einen DDR Controller für ein altes VirtexII Board haben/generieren. Gibt's es eine MIG-Version die so etwas generiert? Ich habe mir bereits 10.1 installiert (MIG ohne V2), dann SP3 inkl. IP-Update, die neuen MIGs unterstützen aber auch kein DDR für VirtexII. Es muss doch eine CoreGen IP zum Generieren von DDR für V2s geben?! Z.B. kann im EDK ein DDR-Modul erzeugt werden (per MIG-Core?). Gruss VirtexII schrieb: > Es muss doch eine CoreGen IP zum Generieren > von DDR für V2s geben?! Offensichtlich nicht: Auszug aus dem MIG User Guide UG086:
Gast
#3062696
Ja genau, das steht in allen UG086 ab Version 1.7 aufwärts. Ich bin mir aber relativ sicher unter 10.x mal einen Controller für V2s generiert zu haben, kann aber auch im EDK gewesen sein. Ist der DDR-Controller aus dem EDK synthetisierbar bzw. im WebPack verwendbar? Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
