SRAM parallel wie viele ?

Kauf dir doch einen 16Mbit Sram bei einem größeren Distributor als 
reichelt, der hat das dann auch. Eine Alternative wäre ein Xmega A1, der 
unterstützt den deutlich günstigeren SDRam.

Reichelt bietet auch den 628512 hat 4mbit

Ralph schrieb:
> Denn ich habe mal irgendwo gelesen das man hierbei auf die
> kapazität des srams achten muss (6 bzw 8 pf) jedoch waren da keine
> maximal werte angegeben glaube ich.

Ganz einfach: An den Signalflanken muß die Gesamtkapazität aller 
parallelgeschalteten Eingänge umgeladen werden, was jeder Flanke einen 
e-Funktionsverlauf aufprägt. Im Datenblatt vom RAM steht das Timing, 
insbesondere wann die Signale stabil sein müssen. Und du weißt welchen 
Ausgangsstrom deine Bausteile liefern (µC für Adressen/Control, µC bzw. 
RAM für Daten). Daraus ergibt sich die "Verrundung" der Flanken. Das 
mußt du unters Timing-Diagramm legen und gucken, ob du mit deiner 
RAM-Ansteuerung alle kritischen Zeiten einhalten kannst.

Hallo,
ich habe mal angenommen das sich das ic wie ein kondensator verhält wenn 
man die eingänge umschaltet.

Also habe ich die einfache Formel für kondensatorladevorgänge benuzt bzw 
einen Onlinerechner. http://home.arcor.de/wetec/rechner/cclad.htm

R = 260 Ohm soll der Atmega sein damit ich auf die 20 mA ladestrom 
komme.
C = 8 pF
U = 5 V

Ergibt:
I = 19,2 mA
Zeitkonstante = 2,08 ns

Nun habe ich herrausgefunden das ein tau (?) [2 ns] ausreicht das der 
sram einen high pegel erkennt. Also dürfte ich ja nach dieser Rechnung 
maximal 2 Srams an einen Atmega anschließen richtig? Das finde ich schon 
etwas wenig...


Kann man das so rechnen?

Danke für eure Tipps, das mit den größeren srams schaue ich mir mal an, 
brauche ja aber trotzdem mehrere weil ich bei reichelt bestellen möchte 
(max 512mbit)

gruß ralph

Oka, wie ist es eigentlich, wenn ich das ganze auf zwei I/O Stränge 
aufteile und die Adressleitungen alle zusammen schalte? Ich könnte ja 8 
Srams nehmen, an die alle die adressleitung geht.
Zuerst befinden sich ja alle IC´s im High-Z modus. Nun lege ich die 
adresse auf die leitung und schalte danach meinen SRAM per CS ein. 
Danach habe ich je viererketten an den IOs. Geht das auch?

Ralph schrieb:
> Also dürfte ich ja nach dieser Rechnung
> maximal 2 Srams an einen Atmega anschließen richtig? Das finde ich schon
> etwas wenig...

2ns ist doch ein Witz im Vergleich zu den Zykluszeiten vom µC. Was für 
ein Speicherinterface planst du und wie sieht das Timing vom µC aus?

Hab im anhang mal eine ganz grobe skizze gemacht wie ich mir das so 
vorstelle... Sie ist jetzt nicht ganz so schön geworden wie die von 
Helmut aber was solls, ich glaube sie zeigt die idee dahinter.

Helmut dein Schaltplan sieht gut aus, ich glaube so werde ich es auch 
machen, nur noch ein wenig erweitern.

Auch muss ich bei mir dann noch ein latch usw. einbauen.

Danke für eure Mithilfe.

Gruß Ralph

Sorry irgendwie stimmt was mit dem anhang nicht, daher hier noch einmal.

>45.png
>310,3 KB, 19 Downloads
256 MEGAPIXEL! Hast du noch alle Tassen im Schrank?? Bildformate

Hallo,

die ganze Rechnerei (und die vergeblichen Bemühungen um eine Zeichnung) 
sind doch vollkommen überflüssig: wenn du 1,5 MB brauchst, nimmst du 3 
St 512kB x 8 und dafür ist keinerlei Rechnung nötig, die lassen sich auf 
jeden Fall ansteuern.

Gruss Reinhard