Hi!
Nachdem der Schaltplan für mein erstes Projekt nun fertig ist
(Beitrag "AVR Projekt - Schaltplan in Ordnung?"), geht es nun darum die
Platine zu ätzen. Um das Ganze nicht komplizierter als nötig zu machen,
würde ich gerne eine 1-lagige Platine erstellen, zumal ich nicht sicher
bin, ob mehrlagige mit der Tonertransfermethode funktionieren, und ich
mir mit der Erstellung von Durchkontaktierungen nicht sicher bin.
Anbei einmal das Board - ohne Leiterbahnen, aber die Bauteile so
angeordnet, dass die Airlines möglichst wenig Überschneidungen haben.
Was meint ihr Profis, ist es möglich diese Platine einlagig zu
gestalten? Ich habe extra Widerstände und Kondensatoren gewählt, durch
die eine Leiterbahn durchpasst. Alternativ würde ich diese noch gegen
nicht-SMD Bauteile austauschen.
Gerne bin ich bereit hier Zeit zu investieren um zu "puzzlen",
allerdings ist mir nicht wirklich klar wie ich anfangen soll. Nun habe
ich die Bauteile (soweit ich es beurteilen kann) halbwegs sinnvoll
platziert (von den Widerständen und Kondensatoren einmal abgesehen). Was
ist der nächste Schritt, und wie gehe ich weiter vor? Habt ihr
Empfehlungen für Tutorials oder Bücher?
Danke im Voraus!
Peter Reither schrieb:> Was meint ihr Profis, ist es möglich diese Platine einlagig zu> gestalten?
Ja, aber den Stecker "6" solltest Du nach rechts positionieren. Ist aber
ein schöenr versuch das zu schaffen. Notfalls ein paar Drahtbrücken als
"2.-Lage".
rgds
Peter Reither schrieb:> Gerne bin ich bereit hier Zeit zu investieren um zu "puzzlen",> allerdings ist mir nicht wirklich klar wie ich anfangen soll.
Kritische Signale zuerst: Takt, VCC, GND.
Dann kurze Leitungen, dann lange Leitungen, und wie gesagt: Layouten ist
auch eine Sache des Versuchens.
rgds
Ersetzte ruhig einige SMD-Widerstände und -Kondensatoren durch
bedrahtete. Zwischen deren Anschlüsse kann man gut Leitungen verlegen.
Allgemein noch: gönne dir vorerst mehr Platz zum Layouten. Verkleinern
erst hinterher.
C3 und C5 und Q1 nah an IC1.
6A66 schrieb:> Kritische Signale zuerst: Takt, VCC, GND.
Einige Tutorials empfehlen GND zuletzt zu machen, und es dann als
Massefläche zu realisieren. Was meint ihr dazu? Ich habe es versucht,
aber es fällt mir schwer immer zu schauen was Masse ist, und diese Parts
dann zu ignorieren...
Unknown schrieb:> Allgemein noch: gönne dir vorerst mehr Platz zum Layouten. Verkleinern> erst hinterher.
Guter Tipp, danke
Unknown schrieb:> C3 und C5 und Q1 nah an IC1.
Nicht nur die, die ganzen Abblock-Cs müssen nah an das jeweilige IC
ran, ich würde dafür auch eher 0603 nehmen statt der klobigen
Monsterteile ;)
Peter Reither schrieb:> Einige Tutorials empfehlen GND zuletzt zu machen, und es dann als> Massefläche zu realisieren. Was meint ihr dazu?
Sieh dir in diesem Link mal das Bild 5 an:
Olaf B. schrieb:> Im Internet gibt es einige Anleitungen z.B.:> http://www.ti.com/lit/an/szza009/szza009.pdf
Wenn deine "Massefläche" dann zerschnitten ist, dann ist das keine
Fläche mehr. Und bei einem einlagigen Design ist die
"Zerschnippelungsgefahr" sehr, sehr hoch...
Peter Reither schrieb:> Einige Tutorials empfehlen GND zuletzt zu machen, und es dann als> Massefläche zu realisieren. Was meint ihr dazu?
Hallo Peter,
das erfordert sehr viel Disziplin und Kenntnis der Schaltung. Die Gefahr
liegt darin, dass Masseinseln entstehen und Dein Layoutsystem das nicht
erkennt dass diese nicht miteinander verbunden sind. Oder dass diese
verbunden sind aber über einen nur sehr schmalen Steg, Du aber genau and
dieser Verbindung eine dicke Leiterführung wünschst. Oder die Massen
sind nicht in der richtigen Reihenfolge verbunden, ...
Besser: wie oben beschrieben erst routen dann mit Masse ausgießen. Aber
das Ausgießen mit Masse wird auch überberwertet - macht nur in
bestimmten Anordnungen Sinn (Mehrlager, Abschirmung, ...).
rgds
Eine eigene Frage?
Dieser Thread ist über 13 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
