Hallo zusammen, hat jemand von Euch eine Idee, wie ich 6 Chips mit je 5 LVDS-Pärchen parallel schalten kann? Ich denke das es am besten wäre, einen LVDS-Splitter einzubauen, aber da ich die an einen FPGA anschließen möchte und es auch eine Variante gibt, wo der Chip nicht mit LVDS-Signalen arbeitet, sondern "ganz normal" steh ich da echt auf dem Schlauch. LVDS-Clock ca. 120 MHz. Datenrate ca. 480MHz. Sternförmig geht ja schon wegen dem Via-Count nicht, Oder? Alle in Reihe? Vielleicht? Dann müßte ich alle Bahnen gleich lang machen....
Gast
#3121110
Hallo, ich verstehe nicht so ganz, wo dein Problem liegt. Du hast ein FPGA und 5 andere Chips, und zu jedem laufen 6 Signale, also insgesamt 30? Wenn das so ist, muss man es halt realisieren - LVDS ist eine Punkt-zu-Punkt-Verbindung, da hat man ja keine Wahl der Topologie. Einen LVDS-Bus habe ich noch nicht gesehen, das dürfte auch HF-Technisch schwierig machbar sein. Überhaupt gibt es wegen der hohen Geschwindigkeiten keine echten Busse mehr, auch SCSI oder Ethernet waren mal welche, sind heute aber Punktverbindungen. Ich kann mir schon vorstellen, dass du bei gleichen Daten gern LVDS von Chip zu Chip verlegen würdest, aber da so etwas nicht spezifiziert ist, würde ich erst mal eine Musterplatine mit so einer Struktur und einem Paar machen, ob das überhaupt funktioniert. Gruss Reinhard
Gast
#3121133
Reinhard Kern schrieb: > LVDS-Bus habe ich noch nicht gesehen, Hier eine Appnote aus dem Jahr 2000: http://www.xilinx.com/support/documentation/application_notes/xapp243.pdf Gibt sogar nen Standard dazu (TIA-899): http://en.wikipedia.org/wiki/Low-voltage_differential_signaling#Multipoint_LVDS Aber ob das für solche Datenraten wirklich taugt...
Gast
#3121188
Grendel schrieb: > Hier eine Appnote aus dem Jahr 2000 Danke, wieder was dazu gelernt. Allerdings: BLVDS ist ungleich LVDS, also muss das sein FPGA erstmal können. Übrigens stand da 2000 schon "obsolete", aber man findet sicher was geeignetes. Ich würde immer noch dringend empfehlen, erst mal eine Musterverbindung zu testen. Gruss Reinhard
Gast
#3121984
--> Grendel: Vielen Dank für die AppNote, die werd ich mir jetzt erst mal genauer ansehen. -->Reinhard: Die Punkt zu Punkt Verbindung zum FPGA ist halt die letzte Möglichkeit, die ich sehe. Leider sind es insgesamt 6 Chips X 5 LVDS-Pärchen X 2 Streams = 60 LVDS-Diff-Pairs. Soviel hat der (billige) FPGA nicht. Ich hatte noch die Idee, LVDS Splitter bzw. Clock-Distribution IC´s dazwischen zu basteln. Aber dann ist es auch wieder SCH... wenn ich die Chips nicht mit LVDS sondern mit "normalen" Pegeln ansteuern will. Leider haben die Chips so viele Einstellmöglichkeiten und ich weiss noch nicht genau, auf welche es zum Schluss hinausläuft....
Gast
#3121992
--> Reinhard: Ach ja, Muster-LP fällt total aus. Die erste Platte muss leider sitzen, Terminlich ist leider keinerlei Luft drin...in 8 Wochen sollen die ersten Prototypen zum Kunden raus...
Gast
#3122214
frankman schrieb: > Muster-LP fällt total aus. Die erste Platte muss > leider sitzen, no risc no fun. Springst du zum Ausgleich in deiner Freizeit von Brücken und Hochhäusern? Gruss Reinhard