Forum: FPGA, VHDL & Co. FPGA Simulation


von fpga (Gast)


Lesenswert?

Kennt jemand ein TOOLs zur FPGA Simulation? Also ich möchte in VHDL 
Sprache ein paar einfaches Beispiel ausprobieren, aber selbst hab ich 
kein FPGA. Kann ich trotzdem irgendwie mein Kode auf dem PC 
ausprobieren?

von Bumsfallera (Gast)


Lesenswert?

fpga schrieb:
> Kennt jemand ein TOOLs zur FPGA Simulation? Also ich möchte in VHDL
> Sprache ein paar einfaches Beispiel ausprobieren, aber selbst hab ich
> kein FPGA. Kann ich trotzdem irgendwie mein Kode auf dem PC
> ausprobieren?

Such mal nach Robei, das müsste genau das richtige Tool für dich sein!

von Christoph S. (mixer) Benutzerseite


Lesenswert?

Modelsim, davon gibts bei Altera ne kostenlose Version

Ansonnsten ist GHDL + GTKWave zu empfehlen.

Gruss

von Matthias (Gast)


Lesenswert?

Bumsfallera schrieb:
> uch mal nach Robei, das müsste genau das richtige Tool für dich sein!

Der könnte von mir gewesen sein. :-)

von Cihan K. (lazoboy61)


Lesenswert?

ISim von Xilinx.

Müsste ja in der Webpack Version kostenlos erhältlich sein. Bin mir aber 
nicht sicher. Vielleicht bestätigt dies ja jemand.

Cihan

von Thomas_L (Gast)


Lesenswert?

Ja ist im Webpack drin, aber für dieses Vorhaben vieleicht etwas 
Overkill.
Ist aber etwas eingeschränkt, ab 50000 Codezeilen tritt der ISim auf die 
Bremse ;-)

von Cihan K. (lazoboy61)


Lesenswert?

Thomas_L schrieb:
> Ist aber etwas eingeschränkt, ab 50000 Codezeilen tritt der ISim auf die
> Bremse ;-)

Ja leider, hab ich auch schon gemerkt :-)
Sonst gefällt mir der Simulator.

Cihan

von Alexander F. (alexf91)


Lesenswert?

Cihan Kalayci schrieb:
> Thomas_L schrieb:
>> Ist aber etwas eingeschränkt, ab 50000 Codezeilen tritt der ISim auf die
>> Bremse ;-)
>
> Ja leider, hab ich auch schon gemerkt :-)
> Sonst gefällt mir der Simulator.
>
> Cihan

Zur Not kann man ja die Zeilenumbrüche entfernen ;)

von Martin (Gast)


Lesenswert?

Xilinx ISE WebPack - hab ich gestern erst ein Beispiel simuliert...

von Grendel (Gast)


Lesenswert?

Alexander F. schrieb:
> Zur Not kann man ja die Zeilenumbrüche entfernen ;)

Gar keine schlechte Idee eigentlich?
Gibts da ein Script für dass das automatisieren kann?
;-)

von Karl (Gast)


Lesenswert?

Altera (Modelsim), Xilinx (ISim) siehe oben .
Lattice Diamond (ist auch kostenlos) enthält Active HDL von Aldec.

ISim kenne ich nicht, Modelsim oder Active HDL ist zum Starten beides ok 
...



Cihan Kalayci schrieb:
> ISim von Xilinx.
> ...
> Müsste ja in der Webpack Version kostenlos erhältlich sein.
> ...
Thomas_L schrieb:
> Ja ist im Webpack drin, aber für dieses Vorhaben vieleicht etwas
> Overkill.
> Ist aber etwas eingeschränkt, ab 50000 Codezeilen tritt der ISim auf die
> Bremse ;-)

Die meisten reingebundelten Simulatoren haben irgendeine Beschränkung - 
aber solange du keine Gatelevel Simulation machen willts, sind die für 
viele Fälle ausreichend. 4k oder 5k Zeilen sind oft mehr als "ein paar 
einfache Beispiele" ...

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.