ATmega 48/88/168 TQFP VCC GND

Die Power-Pins des ATmega im TQFP-Gehäuse (32 MLF auch - die Versionen 
mit 32 Pins) finde ich etwas merkwürdig. Was hat es damit auf sich? Die 
anderen Gehäuseformen (PDIP, 28 MLF) haben nur ein Paar.
Im Internet habe ich nur Layouts mit einem einzigen Abblockkondensator 
für die zwei Pin-Paare gefunden.
In den Atmel-AN usw. steht aber eigentlich jedes Power-Paar soll 
abgeblockt werden. Allerdings sind diese ANs nicht speziell auf diesen 
Chip in diesem Gehäuse bezogen. Sind diese Pins vielleicht einfach 
intern verbunden weil sie nicht wussten was mit den restlichen Pins zu 
machen sei?
Aber dann hätten sie besser NC-Pins machen können..
Vielleicht auch eine Lösung mit einer separaten Versorgung für den 
Oszillator o.ä.?
Mir fehlen Informationen für ein sauberes Layout.
Bzw. wenn nicht niemand einen besseren Plan hat werde ich mich einfach 
an die allgemeinen ANs halten und beide einzeln anschließen und 
abblocken.