SMD Quarz Oscillator Deckel nicht geerdet

Gast #3193932
Lesenswert?

Hallo,

bei mir im Geschäft ist ein mögliches Problem mit nem SMD Quarz 
Oscillator aufgetaucht.
Das Gehäuse des Teils liegt nicht direkt auf Masse, sondern da is noch 
ne Dioden-Strecke zwischen.

Wir verwenden so was in der Art hier (HG-2150CA 25.000M-BXC3):
http://www.digikey.com/product-detail/en/HG-2150CA%2025.000M-BXC3/SER3737DKR-ND/2403591

Wenn man jetzt im Labor auf die offene Leiterplatte bzw. den Oscillator 
langt, stürzt der FPGA ab.

Hat jemand schon mal Erfahrung mit derartigen gemacht?

Als Second Source ist noch n Chinese frei (HKC),
dort liegt der Gehäuse-Deckel auf Masse ;-)
Gast #3193974
Lesenswert?

Früher erdete man auch mal die ersten Mikroprozessoren und RAM mit einem 
goldfarbenen Metallplättchen an der Oberseite, was auf Masse lag. Hab da 
noch so ein paar Retro-Bausteine von 1980. Keine Ahnung, was die damals 
damit wollten, und das verschwand auch bald. Es hatte sich noch nicht 
herum gesprochen, daß in integrierten Halbleitern die höchsten 
elektrischen Feldstärken herrschen, die es überhaupt gibt, höher als in 
Hochspannungstechnik, und sie damit überhaupt kaum störanfällig sind.
Gast #3194064
Lesenswert?

hättichdochnurbwlstudiert schrieb:
> Wenn man jetzt im Labor auf die offene Leiterplatte bzw. den Oscillator
> langt, stürzt der FPGA ab.

Durch das Berühren schließt man ja an den Deckel eine "Antenne" an, die 
deutliche Verluste und damit Belastung der kapazitiv angekoppelten 
Oszillatorschaltung bedingt.

Klare Erdung dieses Deckels würde einen verlustfreien Kondensator 
ergeben, der die Oszillatorschaltung nicht so stark belastet. Ein 
Berühren des geerdeten Deckels hätte dann keine Wirkung.

Auch das Berühren der Leiterbahnen bringt eine erhebliche 
Signaldämpfung, sodass der Takt zu schwach für das FPGA wird.
Persönliche Seite #3194912
Lesenswert?

Wir reden aneinander vorbei. Ich bezog mich auf die Bürdekondis.

Und 15pF bei EPSON kommen vermutlich schlicht aus der guten alten 
uralten uuralten TTL-Zeit. Da war 15pF nämlich die übliche 
Test-Lastkapazität. Diesen Wert hat man dann auch bei CMOS in den DB 
wiedergefunden (neben den gängigen 50pF). Entspricht in etwa einem 
Fan-out/in von 2 bis 3, also ein Gatter treibt 3 Gattereingänge und a 
bisserl Leitungskapazität.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren