|
Anzeige
|
2 Layer Platine mit Vcc (positivem layer)
Gast
#3201752
Wenn ich eine Platine habe, 2 Layer (Top / Bottom) was sind da die Vor und Nachteile wenn ich die untere Seite für Vcc vorsehe und die obere GND? Vergleichlich: http://electronics.stackexchange.com/questions/13493/what-are-the-drawbacks-to-a-vcc-positive-voltage-plane
Gast
#3201812
Simon schrieb: > Wenn ich eine Platine habe, 2 Layer (Top / Bottom) was sind da die Vor > und Nachteile wenn ich die untere Seite für Vcc vorsehe und die obere > GND? > > > > > Vergleichlich: > http://electronics.stackexchange.com/questions/13493/what-are-the-drawbacks-to-a-vcc-positive-voltage-plane Hm... steht doch auf der verlinkten Website.... Ansonsten ist das wieder einmal eine der Fragen, die ohne weitere Parameter wie Layout, Fertigungstechnik etc aber sowas von nicht beantwortbar sind daß es schon wieder spannend wird was dann alles darauf geantwortet werden wird... Grüße MiWi
Gast
#3201882
Für 4 und 6 Layer Platinen gibts sowohl von LT als auch von Texas Instruments Appnotes, wie die layer am besten an zu ordnen sind. Aber auf eine simplen zwei layer Platine? Das ganze dürfte ne schöne Kapazität geben, kann man da auch den einen oder anderen Kondensator weg lassen? :-) Antwort schreiben |
Anzeige
|
