Hallo, mir ist die Entstehung des Kurzschlussstroms beim Umschalten eines CMOS-Inverters ( https://upload.wikimedia.org/wikipedia/commons/0/03/Inverter1.svg ) nicht so ganz klar. Der Kurzschlussstrom soll auftreten, da bei einem Umschaltvorgang kurzzeitig beide Transistoren leiten. Bisher habe ich das so verstanden, dass der N-MOS-Transistor (oben) bei einer positiven, der P-MOS-Transistor (unten) bei einer negativen Drain-Source-Spannung leitet (beide selbstsperrend). Wenn jetzt beispielsweise ein Signalwechsel am Eingang von LOW auf HIGH stattfindet, sollte das doch in etwa so ablaufen: 1. GS-Spannung negativ: PMOS leitet (da GS-Spannung < Treshold-Spannung), NMOS sperrt (da GS-Spannung < Treshold-Spannung) 2. GS-Spannung = 0: PMOS sperrt (da GS-Spannung > Treshold-Spannung), NMOS sperrt (da GS-Spannung < Treshold-Spannung) 3. GS-Spannung positiv: PMOS sperrt (da GS-Spannung > Treshold-Spannung), NMOS leitet (da GS-Spannung > Treshold-Spannung) Wo entsteht da jetzt der Kurzschlussstrom? Bzw. wo ist mein Denkfehler? :-D Danke schonmal im Voraus!
Michael S. schrieb: > Bisher habe ich das so verstanden, dass der N-MOS-Transistor (oben) bei > einer positiven, der P-MOS-Transistor (unten) Und wenn du die nun vertauschst, dann wird daraus wirklich ein Inverter. Der obere ist P-MOS, der untere N-MOS.
Gast
#3212500
Michael S. schrieb: > Bzw. wo ist mein Denkfehler? Du hast die Zeit vergessen zu berücksichtigen - die Ausschaltzeit des Transistors von Ansteuerung weg bis Stromhahn zu.
A.K. schrieb: > Und wenn du die nun vertauschst, dann wird daraus wirklich ein Inverter. > Der obere ist P-MOS, der untere N-MOS. Du hast natürlich völlig recht, mein Fehler mhh schrieb: > Du hast die Zeit vergessen zu berücksichtigen - die Ausschaltzeit des > Transistors von Ansteuerung weg bis Stromhahn zu. Und wie wirkt sich die konkret auf den Kurzschlussstrom aus?
Gast
#3212636
Michael S. schrieb: > Und wie wirkt sich die konkret auf den Kurzschlussstrom aus? Das es ihn gibt. Die Einschaltzeit eines Transistors ist kleiner als die Ausschaltzeit. Im Moment der Überlappung hast Du den Kurzschluss.
Gast
#3212643
Michael S. schrieb: > Und wie wirkt sich die konkret auf den Kurzschlussstrom aus? Beide FETs leiten kurzzeitig, der eine immer weniger, der andere immer mehr. Während der Zeit fließt ein Strom, der u.A. abhängig ist vom RDSon der beteiligten Transistoren und natürlich davon, wie weit beide aufgesteuert sind. Da können schon einige zehn mA zusammenkommen - für entsprechend kurze Zeit. Auch aus dem Grund muss man den Entkoppelkondensator spendieren.
Allgemeines zu den Auswirkungen des Kurzschlussstromes: 1. Erzeugt hochfrequente Stromspitzen auf der Versorgung; sie erzeugen Spannungsabfälle an der Induktivität der Versorgungsleitungen. Dagegen wirkt ein Stützkondensator. 2. Bewirkt höheren Stromverbrauch. Wenn nichts schaltet, brauch CMOS (fast) keinen Strom. Daher ist die Stromaufnahme abhängig von der Taktfrequenz, siehe z.B. Datenblatt von µCs. 3. Man soll nicht langsam schalten, weil dann der Querstrom länger fließt. Die Stromspitzen sind dann zwar nicht so hochfrequent, aber der Mittelwert dagegen größer. Daher: Signale mit kleinerer Flankensteilheit sollten immer über Schmitttrigger-Eingänge schnell gemacht werden. Gruß Dietrich
Michael S. schrieb: > Wo entsteht da jetzt der Kurzschlussstrom? Bzw. wo ist mein Denkfehler? MOSFETs haben neben "auf" und "zu" noch Zwischenwerte. Für Vcc=5V: (1) Vin = 0V: P auf, N zu, kein Strom. (2) Vin = 2,5V: P teilweise auf, N teilweise auf, deutlich Querstrom. (3) Vin = 5V: P zu, N auf, kein Strom. Da Vin nicht unendlich schnell wechselt entsteht zwischendrin sowas wie (2). Der Stromverbrauch ist also umso prononcierter, je langsamer das Eingangssignal sich ändert. Da die Schwellspannung der MOSFETs beispielsweise eines 74HC Gatters unabhängig von der Versorgungsspannung ist, ist der so entstehende Querstrom im Zwischenbereich massiv abhängig davon. Bei maximal zulässiger Versorgungsspannung von 6V sind die MOSFETs im Zwischenbereich teilweise beide weitgehend aufgesteuert, während bei 2V kaum Querstrom auftritt. Andererseits wird eine CMOS Komponente mit grösserer Schwellspannung der MOSFETs langsamer, denn wenn man ein mit einer realen Flankensteilheit versehenes Eingangssignal betrachtet, dann schaltet ein Transistor um so später ein, je höher die Schwellspannung ist. Daraus entsteht ein Dilemma: Hohe Schwellspannungen machen langsamer, niedrige Schwellspannungen erhöhen bei häufig schaltenden Komponenten den Stromverbrauch durch den grösseren Querstrom beim umschalten.
Danke erstmal für die super ausführliche Erklärung! Das leuchtet alles soweit auch ein, jetzt hab ich nur noch ein Problem: Warum steuert der p-Transistor bei 0V durch? Ich dachte immer bei selbstsperrenden p-Transistoren müsste eine negative Spannung anliegen, damit diese durchsteuern? Und bei einer negativen Spannung hätte ich dann beim Pegelwechsel diesen "Übergangsbereich", in dem beide Transistoren durchleiten, nicht, oder?
Michael S. schrieb: > Warum steuert der p-Transistor bei 0V durch? Source 5V, Gate 0V => leitet. Wenn nicht explizit anders angegeben beziehe ich Spannungen auf GND... > Ich dachte immer bei selbstsperrenden p-Transistoren müsste eine > negative Spannung anliegen, damit diese durchsteuern? ...während du das wohl anders handhabst.
Michael S. schrieb: > Warum steuert der p-Transistor bei 0V durch? > Ich dachte immer bei selbstsperrenden p-Transistoren müsste eine > negative Spannung anliegen, damit diese durchsteuern? Ja, die Gate-Source-Spannung muss negativ sein. Da die Source auf VCC liegt, führt eine Eingangsspannung von 0V zu einer Gate-Source-Spannung vom 0V-VCC = -VCC < 0, was den Mosfet leitend macht.
Yalu X. schrieb: > Ja, die Gate-Source-Spannung muss negativ sein. Da die Source auf VCC > liegt, führt eine Eingangsspannung von 0V zu einer Gate-Source-Spannung > vom 0V-VCC = -VCC < 0, was den Mosfet leitend macht. Genau das war mein Denkfehler! Danke vielmals!