+ Operator nicht auf reals definiert?

Johannes Scherle schrieb:
> lookuptable(i) <= std_logic_vector(to_unsigned(integer(3.25) +
> integer(5.43), 16));

hast du schonmal

1

lookuptable(i) <= std_logic_vector(to_unsigned(integer(3.25 + 5.43), 16));

probiert?

grüße

hallo,

vielen dank für die schnelle Antwort. Wenn ich aber vor dem unsigned 
cast auf integer caste gehen wir aber ja die Nachkommastellen verloren 
oder?

Mal eine generelle Frage zur effizienten Realisierung einer Look Up 
Table. Ich möchte eine sehr große LUT realisieren: 2^16 - 1 Einträge mit 
einer Wortbreite von 16 Bit.

Ich habe das bisher mit einem when construct (Stack Overflow des 
Parsers), einem with Select construct (hat funktioniert aber sehr lange 
zum kompilieren gedauert) und eben einem Array zur Compilezeit versucht 
(hat auch funktioniert aber extrem viele Logikblöcke verbraucht). Gibt 
es noch eine elegantere Möglichkeit die schnell kompiliert und wenig 
Logikblöcke verbraucht?

Ich programmiere übrigens ein DE0-Nano. Weiß jemand ob das überhaupt 
diese BRAM Elemente zur Verfügung stellt? Finde dazu leider nix im 
Datenblatt :-(.

Viele Grüße

Johannes

Noch ein kurzer Nachtrag, das FPGA an sich is natürlich ein Altera 
Cyclone
IV ;-)

Wie stellst Du Dir denn eine 16 Bit Darstellung Deiner Real Zahlen vor? 
Wie sähe beispielsweise der standard_logic_vector (SLV) aus Deinem 
Beispiel aus?

Durch das Speichern als SLV nimmst Du automatisch eine Konvertierung 
vor. Ob dies nun eine Fixpoint Zahl mit Nachkommastellen ist oder ein 
ganzzahliger Integer Wert, solltest Du Dir vorher überlegen.

Jürgen P. schrieb:
> Wie stellst Du Dir denn eine 16 Bit Darstellung Deiner Real Zahlen
> vor?
> Wie sähe beispielsweise der standard_logic_vector (SLV) aus Deinem
> Beispiel aus?
>
> Durch das Speichern als SLV nimmst Du automatisch eine Konvertierung
> vor. Ob dies nun eine Fixpoint Zahl mit Nachkommastellen ist oder ein
> ganzzahliger Integer Wert, solltest Du Dir vorher überlegen.

mhm ok verstehe das Problem. Ok, das da oben war vielleicht ein 
schlechtes Beispiel. Mich hatte nur diese Fehlermeldung irritiert.

Aber tatsächlich, wie werden denn reals in vhdl repräsentiert? Als 
single oder double precision?

Also ein FPGA hat von hause aus keine FPU. Genause wie es keine CPU hat.
Wenn du nur Fließkommazahle in eine LUT schreiben willst ist das OK. Da 
nimmst du dann halt 32Bit (SP) oderr mehr wie du willst. Um den aufbau 
mußt du dich aber selber kümmer Vorzeichen Mantisse und Exponent. Ob in 
der LUT nun nen 32Bit Integer oder 32 einzelen Bits oder zwei 9Bit und 
ein 14Bit stehen ist dem FPGA vollkommen egal.
Wenn du damit rechnen willst musßt du ihm schon erklären wie.
Zum rechnen mit Fließkommazahlen brauchst du ne primitive FPU im FPGA.
Fixed Point ist da schon einfacher. Aber auch Fließkomma ist nicht so 
schwer.
Ne multiplikation ist halt ne einfache Multiplikation und ne Adition für 
die Exponenten. Das geht aber nicht von alleine.