Gast
#3232201
Ich habe einiges an einer fremden VHDL umgestellt und nun verdächtigerweise deutlich weniger FFs. Es fehlen etwa 140 von vormals 6500, obwohl ich etwas dazuprogrammiert habe. Folgendes ist passiert: Ich habe einige statische Werte, die über einen externen Controller gelesen werden sollen (und die sich in diesem design nie ändern) in ein eigenes Modul ausgelagert. Dieses hat also keinen Takt sondern nur Ausgänge, die das Toplevel füttern. Die Synthese meldet, dass dieses Modul wegsynthestisert wurde! ("will be removed from the design". Die Werte sind aber extern lesbar. Ist das normal, dass diese Meldung kommt? Ferner habe ich wegen des drohenden engen timings einige FFs in einem anderen Modul hinzugefügt, damit dort mehr Reserve für den Weiterbau ist". Die timings werden nun um so entspannter getroffen. Kann es sein, dass zuvor Register hinzugefügt werden mussten, um das timing zu treffen und meine "Entspannung" mehr gespart hat, als sie kostet? Fände ich seltsam.