Pullups beim Virtex 5 FPGA

[Sebastian (Gast)]

Hallo Leute,

kann man beim Virtex 5 die Pullups auf einigen USERPINs einschalten?

Ich habe gesehn das man in der Konfiguration einstellen kann das 
unbenutzte User IO Pins entweder mit einem Pullup oder einen Pulldown 
versehen werden können. Jedoch wo kann ich das bei den Pins einstellen 
die ich benutzen möchte?

Beim Input Buffer habe ich nicht gesehn das dort eine Einstellung für 
Pullups vorhanden ist.

[Uwe (Gast)]

Ich glaube in der "UCF" datei

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Sebastian schrieb:
> Jedoch wo kann ich das bei den Pins einstellen die ich benutzen möchte?
Such mal im User Constraints File (Datei mit Endung *.ucf).
Dort werden die Pins zugewiesen und du kannst auch noch ein |PULLUP 
dazuschreiben.
Siehe den Virtex User Guide ab S. 237:
http://www.xilinx.com/support/documentation/user_guides/ug190.pdf
Und natürlich den Constraints Guide auf S. 230:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/cgd.pdf

> Beim Input Buffer habe ich nicht gesehn das dort eine Einstellung für
> Pullups vorhanden ist.
Wo hast du da gesucht?

[Sebastian (Gast)]

Im User Guide ^^

[Sebastian (Gast)]

Ich hatte mir im Datenblatt die CMOS IO Ports angeschaut und dort keine 
Pullups gesehen.

[Sebastian (Gast)]

Danke für die Infos. Ist das bei Euch auch so warm ich fall hier gleich 
vom Hocker ^^