Wishbone Bus Einführung

Vendetta schrieb:
> mittels Wishbone Bus auf meinen DDR RAM schreiben.
Dann brauchst du noch einen IP-Core, der dir den Wishbone auf den 
Speicherbus anpasst, denn DDR-Speicher haben keinen Wishbone-Anschluss. 
Hast du so einen Core?

Vendetta schrieb:
> Was gibts denn da?
Welches FPGA hast du denn?

BTW:
kennst du den Begriff Salamitaktik?
BTW2:
Die nächsten Fragen wären dann zur Datenmenge und zur Übertragungsrate 
(duvchschnittlich/maximal)...

Und wie kommen die in den RAM?

Also an welchem Chip hängt der RAM? Am FPGA, an einem SoC ... und wie 
sind die verbunden.

Irgendwie musst oder willst du ja vom FPGA aus auf den RAM zugreifen, da 
wäre es am naheliegensten, den RAM auch direkt mit dem FPGA zu verbinden 
- allerdings müsstest du dann auch mit dem FPGA ins RAM schreiben.

Du kannst auch den RAM an ein SoC hängen und das SoC dann irgendwie mit 
dem FPGA verheiraten. Da kommt es dann ganz darauf an wie die Beiden 
untereinander verbunden sind.

Wieso willst du jetzt genau den Wishbone? Wenn du dir im FPGA die 
Signale erzeugst die du in der RAM schreiben oder die Daten 
verarbeitest, die du aus dem RAM liest, dann geht das doch auch ohne?

Mit deinem Wissen solltest du einen SRAM bevorzugen. Der ist einfacher 
in der Ansteuerung.