Hallo Forum, ich beschäftige mich erst seit sehr kurzem mit CPLDs und verstehe nicht ganz wie das mit den Clocks ist. Beim MAX7000 beispielsweise, gibt es 2 Clock-Eingänge, den GCLK1 und GCLK2. Kann ich auf beide Pins einfach denselben Clock legen? Für was benötigt man überhaupt zwei Clock-Eingänge? Gibt es auch Modelle, die überhaupt keinen Quarz als Perepherie benötigen? Karl
Gast
#3263971
Karl M. schrieb: > Kann ich auf beide Pins einfach denselben Clock legen? Ja, aber warum? > Für was benötigt > man überhaupt zwei Clock-Eingänge? Wenn man mit meheren Taktquellen arbeitet z.B. Video- und USB-Takt. > Gibt es auch Modelle, die überhaupt keinen Quarz als Perepherie > benötigen? Ja, z.B. reine kombinatorische Logik. Duke
Die Clock-Eingänge sind daraufhin optimiert externe Taktquellen anzubinden, wenn du keine rein kombinatorische Logik verwendest. Bei rein kombinatorischer Logik benötigst du keine externe Taktquelle. Du solltest dich vielleicht erst einmal auf der Seite von Onkel Lothar http://www.lothar-miller.de umsehen. In einem CPLD können auch durchaus verschiedene Logikblöcke installiert sein die mit verschiedenen Takten arbeiten.
Karl M. schrieb: > Kann ich auf beide Pins einfach denselben Clock legen? Ja, schon. Es ist aber nicht nötig. Einer würde reichen. > Für was benötigt man überhaupt zwei Clock-Eingänge? Für unterschiedliche Takte... > Gibt es auch Modelle, die überhaupt keinen Quarz als Perepherie > benötigen? Es gibt den MachXO2 (eigentlich ein FPGA, aber Lattice sagt mit viel Understatement auch CPLD dazu), der hat einen internen RC-Oszillator. Und dann könnte man sich evtl. auch einen Ringoszillator basteln... http://www.lothar-miller.de/s9y/categories/29-Ringoszillator Thomas Lembke schrieb: > Onkel Lothar Na, danke...
Danke für die guten Infos! Also ich werde den CPLD nur für eine rein kombinatorische Logik verwenden, um einfach mit wenig Eingängen mehrere Ausgänge zu schalten. Dann weiß ich Bescheid, dass ich keinen externen Takt benötige.
Hallo, weiß jemand, wie die Clock-Eingänge zu verschalten sind, wenn eine rein kombinatorische Logik verwendet wird, also einfach auf Vcc oder offen lassen? Karl
Gast
#3266494
> weiß jemand, wie die Clock-Eingänge zu verschalten sind, wenn eine rein > kombinatorische Logik verwendet wird Du kannst die auch als Logikeingänge benutzen. Wenn du sie dann immer noch nicht brauchst, lässt du sie genau wie andere unbenutzte Eingänge offen. Die IDE regelt den Rest unde setzt Keeper oder PU/PD oder was auch immer.
ok Danke!
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.