Gast
#3269607
Hallo liebe leute, Ich baue gerade einen Softcore und er funktioniert in der Simulation auch einwandfrei. Jetzt wollte ich das ganze als HW/SW Cosimulation laufen lassen, aber leider möchte das nicht so richtig funktionieren. Ich bekomme folgende Fehlermeldung: ERROR:NgdBuild:604 - logical block 'hwcif/hwcosim_dut_inst/I162Dbl.myI16Dbl' with type 'I16Double_Conv' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, case mismatch between the block name and the edif or ngc file name, or the misspelling of a type name. Symbol 'I16Double_Conv' is not supported in target 'virtex6'. ERROR:Xflow - Program ngdbuild returned error code 2. Aborting flow execution... (Den Error ERROR:NgdBuild:604 bekomme ich bei weiteren Blöcken, aber ich denke wenn ich den für einen Lösen kann ist der rest redundant). Ich habe bereits danach gegoogelt, z.B. hier : http://www.xilinx.com/support/answers/38262.htm Allerdings mag mein VHDl Compiler Lösung 1 nicht und Lösung 2 bei Process Properties unter Macros eingetragen bringt leider keine Veränderung. Kann mir jemand einen Tipp geben, woran das liegen kann bzw. wie ich das Problem lösen kann? Als Board nutze ich das Virtex 6 XC6VLX240T.