Verständnisfrage ARM At91Sam9G20 Chip Select EBI

hiall Gast #3278436
Lesenswert?
• ▲
▼ 
Hallo Gemeinde,

ich bin gerade dabei eine Software zu schreiben welche auf einem 
AT91SAM9G20 mit embedded Linux laufen soll.

Es gibt bei dem ARM ja 8 Chip Select Lines welche teilweise benutzt (CS1 
SDRAM, CS3 NAND) und teilweise noch zur Verfügung stehen. Nun habe ich 
an einem weiteren CS einen weiteren DPRAM angeschlossen (noch 
theoretisch).

Wie muss ich jetzt mit dem Chip Select umgehen. Muss das jedenmal 
händisch über den PIO Controller gesetzt werden, wenn ich darauf 
zugreiffen möchte oder übernimmt das der Adressdecoder/Chip Select 
Asignor welcher im External Bus Interface vorhanden ist (S136 DataSheet 
http://www.atmel.com/Images/doc6384.pdf) und ich habe nichts weiter 
zutun als auf den Adressbereich zuzugreiffen?

Ich hoffe auf einen Gedankenanstoß bzw. Suchbegriffe zu diesem Thema.

Danke
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
sascha Gast #3278985
Lesenswert?
• ▲
▼ 
Hallo,
also die Chipselects werden schon vom Decoder und gegebenenfalls von der 
Peripherie automatisch gesetzt, da das ja auch alles in ns 
Zeitintervallen ableuft.
Einige CS sind fest der Peripherie zugeordnet und z.B. das DRAM 
Interface hat ja auch seine eigenen Steuerleitungen.
Z.B. so hat der 9G10 für das SDRAM seine eigene A10 Adressleitung, die 
nicht mit der A10 Adressleitung des SRAM verwechselt werden darf.

Je nach dem was angeschlossen werden soll, muss vorher in dem Manual 
geprüft werden, welche CS sich dafür eignen (also in Frage kommen).

Gruß Sascha
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Nur ein Gast Gast #3280579
Lesenswert?
• ▲
▼ 
sascha schrieb:
> Hallo,

Hallo

> also die Chipselects werden schon vom Decoder und gegebenenfalls von der
> Peripherie automatisch gesetzt, da das ja auch alles in ns
> Zeitintervallen ableuft.
> Einige CS sind fest der Peripherie zugeordnet und z.B. das DRAM
> Interface hat ja auch seine eigenen Steuerleitungen.
> Z.B. so hat der 9G10 für das SDRAM seine eigene A10 Adressleitung, die
> nicht mit der A10 Adressleitung des SRAM verwechselt werden darf.
>

So ein Quatsch. Die Adress- und Datenleitung sind multiplexed. Deshalb 
gibt es ja gerade ein Chipselect.

> Je nach dem was angeschlossen werden soll, muss vorher in dem Manual
> geprüft werden, welche CS sich dafür eignen (also in Frage kommen).
>
> Gruß Sascha

LG
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Sascha Gast #3286804
Lesenswert?
• ▲
▼ 
Hallo Gast, ich glaube wir reden aneinander vorbei.
Es geht doch nur darum mit welchem Chipselect ich welche Hardware (also 
welchen Baustein) ansteuern kann. Und da ist eben nicht alles ganz so 
frei.
Von den Adress und Datenleitungen war keine Rede.

Man muss natürlich stark aufpassen von welchem Chip man ausgeht.
Die älteren Typen wie 9G10,9260 und 9263 usw. haben da noch etwas mehr 
ausnehmen.

Aber zurück zur Frage von hiall, man muss nur im PIO Controller für das 
entsprechende CS das gewünschte "alternativ function" auswählen.
Die nicht verwendeten CS kann man weiter als I/O Port benutzen.

Gruß Sascha
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren