Tools zum verifizieren von strahlungsharten FPGA Designs

Guten Tag,

Im Verlauf meiner Thesis, bei der es um den Entwurf eines 
strahlungsharten FPGA Designs ging, wurden zwei Tools von mir 
entwickelt, um die Designs zu verifizieren und zu bewerten.

Das erste Tool ist eine Tcl Erweiterung für Modelsim. Hier werden, 
während des normalen Testablaufs Single Event Errors in markierte 
Signalnamen induziert. Hier kann ein Strahlungsharte Design auf 
funktionaler Ebene Untersucht und bewertet werden.

Das zweite Tool ist ein Python Tool, welches mittels JTAG Fehler in den 
Konfigurationsspeicher eines FPGAs induziert, um Single Event Errors in 
diesem zu simulieren. Dieses Tool lässt den Place and Route Schritt des 
Designs bewerten.

http://www.blog-tm.de/?p=178

Eventuell gibt es hier ja einige, welche beruflich mit dem Thema zu tun 
haben und sich für die Tools intressieren.

Ich würde mich über Anregungen und Verbesserungsvorschläge interessieren

Freundlichen Gruß

Tobias