FPGA Technische Daten - Herstellerangaben

falls es hilft: Xilinx mit (Marketing?) Weltrekord - 6.8 Milliarden 
Transistoren,
http://en.wikipedia.org/wiki/Transistor_count

Vielen Dank für die Hilfe. Wollte nur die Transistoranzahl im Vergleich 
stellen, damit man den technischen Fortschritt im Vergleich zu früher 
sehen kann.

Vielleicht kann mir noch jemand sagen, welchen Technologieknoten man 
anwenden kann von der ITRS Roadmap.

LG und nochmals Danke!

Die ITRS bietet nicht nur DRAM und Flash Half-Pitch, sondern auch den 
MPU Halfpitch für Prozessoren und ASIC (irreguläre Strukturen).
Ich nehme an, dass Du damit am Besten fahren wirst.

Hast Du in die Proceedings der einschlägigen Konferenzen geschaut? (FPL, 
ACM FPGA, ...)

>falls es hilft: Xilinx mit (Marketing?) Weltrekord - 6.8 Milliarden
Transistoren,

Wobei das alle transitoren sind, nicht nur die die als programmierte 
gatter ihren job tun. zur jahrtausendwende hiess es, das eine Softcore 
CPU auf einem FPGA 10mal soviel Fläche (gatteräquivalente) benötigt wie 
die entsprechende Hardcore-CPU. Deshalb sprengen Softcores von 
Standard-CPU#s wie der gute alte Motoraola 68000 schon mal die kleineren 
FPGA's, da muss dann eine FPGA-angepasste Implementierung benutzt 
werden. Siehe 
http://www.mikrocontroller.net/articles/Retrocomputing_auf_FPGA#FPGA-Auswahl

MfG

bko schrieb:
> falls es hilft: Xilinx mit (Marketing?) Weltrekord - 6.8 Milliarden
> Transistoren,
> http://en.wikipedia.org/wiki/Transistor_count

So, ich hab mal ein bißchen nachgegeraben und bin auf diesen deutschen 
Artikel gestoßen:

http://www.hanser-automotive.de/aktuelle-branchen-news/article/xilinx-fpga-mit-68-millarden-transistoren.html

Also die angabe bezieht sich auf einen Virtex7-2000T, der wohl 2 
Millionen LogikGatter (entsprechen 10 Mio ASIC-Gatter?) mitbringt, -> 
heisst das das Xilinx für ein gatter so um die 1000 Transistoren 
braucht?!

Mit dem Tranisitorcoutn ist es wie mit den MIPS:

MIPS   ... Meaningless Information Performed by Salesmen  oder auch
MIPS   ... Meaningless Indication of Processor Speed

MfG,

Interessant das theoretische Maximum für einen solchen 23x23 Die liegt 
bei 3.8 Millarden. Um das zu überbieten quetscht Xilinx mehrere in ein 
Gehäuse -> 
http://www.i-micronews.com/upload/pdf/3DPackaging_Nov.2011_AC.pdf

Also genaugenommen ist das nicht "1 Chip" mit 6.8 Mrd Tranistoren. Und 
wie man diesen FPGA unter Voll-last kühlen kann wird auch nicht 
verraten.
Scheint mir eher ein Kanditat für "die teuerste Heitzplatte der Welt" zu 
sein.

MfG

Leonard Lebewohl schrieb:
> das das Xilinx für ein gatter so um die 1000 Transistoren
> braucht?!
komme ich nicht ganz mit

als echtes UND-Gatter benötigt man 4 Transistoren für ein treibendes 
NAND und einen treibenden Inverter. Als Sparversion mit geht es auch mit 
2+2.

Wo Xilinx richtig investieren muss, sind die Interconnections. Dort 
alles mit allem verschaltbar zu machen, ist das Problem.

Ingenieur schrieb:
> Leonard Lebewohl schrieb:
>> das das Xilinx für ein gatter so um die 1000 Transistoren
>> braucht?!
> komme ich nicht ganz mit
>
> als echtes UND-Gatter benötigt man 4 Transistoren für ein treibendes
> NAND und einen treibenden Inverter. Als Sparversion mit geht es auch mit
> 2+2.


Leonard weist auf einen Widerspruch in den Xilinxzahlen hin und warnt 
den TO Äpfel mit Birnen zu vergleichen.

Xilinx sagt "wir haben dier einen FPGA mit 6.8 Mrd Transitoren - damit 
kann man eine Digitalschaltung entsprechend 10 Mio ASIC-Gattern bauen"

Daraus folgt mittel überschlägiger Division das auf diesem Xilinx Chip 
ca 700 Transistoren benötigt ein ASIC-Gatter als programmierbare Logik 
nachzubilden. Natürlich benötigt man weit weniger Transistoren für einen 
nichtprogrammierbaren ASIC. Genau das ist der Punkt - man kann nicht 
FPGA's und ASICS anhand ihrer transitorcounts vergleichen. Bei gleicher 
Transitorenanzahl realisiert ein FPGA weit weniger Logik als ein ASIC.

> Wo Xilinx richtig investieren muss, sind die Interconnections. Dort
> alles mit allem verschaltbar zu machen, ist das Problem.

Nein die Interconnects verbinden nicht alles mit allem, sondern nur 
innerhalb einer "tile". Bei CPLD's wars noch alles mit allem, diese 
Zeiten sind vorbei. Deshalb sind die propagation delays auch so 
unterschiedlich, je nach anzahl der "Tiles" die verknüpft sind und 
welche Haken das Routing zwischen diesen schlagen muß.

MfG,

Bei den rohen Transistorzahlen vom FPGA sind nicht nur Logik + 
Interconnect mit dabei, da sind auch so Sachen wie BRAM, DSP, Clock, 
Transceiver und I/O mit drin.
Alleine die BRAM Speicherzellen bei Virtex-7 machen mal eben um die 200 
- 300 Millionen Transistoren.
Also einfach die Transistorzahl mit Zahl der Logikzellen zu vergleichen 
ist quatsch.