Constraining - asynchroner Fifo Xilinx ISE 14.6

GH Gast #3384552
Lesenswert?
• ▲
▼ 
Hallo,

bei der Benutzung eines asynchronen FIFOS müssen bekanntermaßen TIGs 
gesetzt werden. Ich möchte den Fifo Core Generator (in der Version 9.3) 
benutzen. Im PG057 von Xilinx steht:
"The FIFO Generator core provides a sample clock constraint for 
synchronous and asynchronous FIFOs, and TIG constraints for asynchronous 
FIFOs. These sample constraints can be added to the user's design 
constraint file."
Leider kann ich in dem ucf file des Referenzdesigns keine TIG 
constraints finden. Kann mir jemand helfen? Welche TIGs muss ich setzen?
Die Constraints aus älteren Cores, z.B.:
NET <fifo_instance>/grf.rf/gcx.clkx/wr_pntr_gc<0> TIG;
funktionieren leider nicht mit der Coreversion 9.3 !

viele grüße GH
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Duke Scarring Gast #3388994
Lesenswert?
• ▲
▼ 
Hallbergmoserer schrieb:
> Nimm Altera, da ist das kein Problem.
Achso?
Der CoreGen von Altera erzeugt wohl die benötigten TIG constraints für 
Xilinx ISE 14.6? Wäre mir neu...

GH schrieb:
> Leider kann ich in dem ucf file des Referenzdesigns keine TIG
> constraints finden.
Welche Dateien werden bei Dir vom Core Generator erzeugt?

> Welche TIGs muss ich setzen?
Schafft denn Dein Design das Timing?
Wenn ja, brauchst Du auch keine zusätzlichen TIG's.

> Die Constraints aus älteren Cores, z.B.:
[...]
> funktionieren leider nicht mit der Coreversion 9.3 !
Das ist der Fortschritt. Offenbar hat sich intern was getan, so das 
jetzt neue Instanzpfade und -namen genutzt werden.
Notfalls kann man mit dem FPGA-Editor nach den aktuell verwendeten 
Pfaden suchen.

Duke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
GH Gast #3398487
Lesenswert?
• ▲
▼ 
Hallo,

ich habe es rausgefunden. Es werden drei Constraints benötigt:

NET 
"*U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gcx.clkx/w 
r_pntr_gc*"  TIG;

NET 
"*U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gcx.clkx/r 
d_pntr_gc*"  TIG;

NET 
"*U0/xst_fifo_generator/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gcx.clkx/g 
sync_stage*"  TIG;


--> Problem gelöst

viele grüße GH
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Ingenieur Gast #4346270
Lesenswert?
• ▲
▼ 
Habe genau dasselbe Problem: Wie finde ich die benötigten Signale? Kann 
man das pauschal für die FIFO-Sigs machen?

Geht das irgendwie im VHDL-file? Das Problem ist, dass ich 64 kleine 
FiFos einbauen muss und jeweils 8 in 8 Gruppen instanziiere. Ich würde 
gerne der Synthese einmal im FiFO.vhdl diese Ignores mitgeben.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.