Transistor Biasing und Simulation in LTSpice

OP #3390238
Lesenswert?
• ▲
▼
Hallo zusammen,
Ich versuche "voltage divider biasing" für npn Transistoren dürch der 
Simulation in LTSpice zu verstehen. Ich habe die Schaltung im Bild 
gebaut. Nach meinen Berechnungen I_c = 0,9mA und V_ce = 0,6V, und V_cc = 
6V
Aber Simulation zeigt sehr geringe Verstärkung. Was könnte falsch sein. 
Bitte um hilfe
Angehängte Dateien:
#3390909
Lesenswert?
• ▲
▼
Sh R. schrieb:
> Ich habe die Kondensatoren hinzugefügt sowie
> Basis Spannung erhöht, aber trotzdem geht der Transistor ins
> "Saturation". Aber arum? verstehe ich nicht

Wenn man C2 wieder entfernt arbeitet der Transistor wie erwartet.
V= R1/R2 ~ 5
Mit 0,4V Input wird er dann gerade nicht übersteuert. Der Arbeitspunkt 
passt sogar so ziemlich.
Gruss Klaus.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.