Transistor Biasing und Simulation in LTSpice

OP #3390238
Lesenswert?

Hallo zusammen,
Ich versuche "voltage divider biasing" für npn Transistoren dürch der 
Simulation in LTSpice zu verstehen. Ich habe die Schaltung im Bild 
gebaut. Nach meinen Berechnungen I_c = 0,9mA und V_ce = 0,6V, und V_cc = 
6V
Aber Simulation zeigt sehr geringe Verstärkung. Was könnte falsch sein. 
Bitte um hilfe
Angehängte Dateien:
#3390909
Lesenswert?

Sh R. schrieb:
> Ich habe die Kondensatoren hinzugefügt sowie
> Basis Spannung erhöht, aber trotzdem geht der Transistor ins
> "Saturation". Aber arum? verstehe ich nicht

Wenn man C2 wieder entfernt arbeitet der Transistor wie erwartet.
V= R1/R2 ~ 5
Mit 0,4V Input wird er dann gerade nicht übersteuert. Der Arbeitspunkt 
passt sogar so ziemlich.
Gruss Klaus.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren