Guten Tag in die Runde.
Ich erzeuge mir über zwei 8-Bit Timer vier PWM-Signale, die eine
Vollbrücke ansteuern sollen. Hierfür verwende ich zwei "antiparallele"
Look-up-Tabellen mit den Comparewerten.
Aktuell "synchroniesiere" ich die beiden Timer über die Voreinstellung
des einen Timers auf einen Zahlenwert. Ich habe es noch nicht getestet,
aber ich denke der Zahlenwert muss bei jeder Taktfrequenzänderung
angepasst werden. Im Forum habe ich einen anderen Beitrag gefunden,
indem bei der Erzeugung einer Totzeit zwischen den jeweiligen
Schaltsignalen die Anpassung der Comparewerte angeraten wird.
Gibt es hier softwareseitig eine "elegantere" Lösung, um Timer- und
Totzeitproblem zu lösen?
Anbei die Schaltsignale am uC:
Kanal1 schaltet HSS links
Kanal2 schaltet LSS rechts
Kanal3 schaltet LSS links
Kanal4 schaltet HSS rechts
Habe ich überhaupt Probleme mit der Totzeit? Ich verwende logic-level P
und N-Kanal MOSFETs mit einer maximalen delay+rise time von 100ns.