Hallo zusammen Ich beabsichtige an meinen zukünftigen FX3 ein NAND-Flash (1 oder 2 GBit) anzubinden. Das Slave-FIFO-I/F ist bereits durch die FPGA-Connection besetzt. Werde also wohl oder übel 15 Pins (8-bit data + control) aus der Gruppe GPIO[33-52] spendieren müssen. Meine Frage: Hat jemand von Euch Erfahrung mit dem FX3 und schon mal was Ähnliches gebaut? Falls ja, mit welchem (Lese-)Durchsatz kann ich in etwa rechnen (Schreib-Speed ist nicht kritisch)? Alternativen? Wäre (Quad-)SPI unter Umständen nicht viel langsamer oder gar besser, weil ich da HW-Unterstützung hätte? Merci!
Naja, werde wohl den etwas teureren FX3S und ein etwas teureres MMC-Flash nehmen. Der Speicher ist dann wohl etwas überdimensioniert, aber die Anbindung sollte dann optimal sein und mir keine (LBP-)Knüppel zwischen die Beine werfen...
Gast
#3412134
P. K. schrieb: > Hallo zusammen > > Ich beabsichtige an meinen zukünftigen FX3 ein NAND-Flash (1 oder 2 > GBit) anzubinden. Das Slave-FIFO-I/F ist bereits durch die > FPGA-Connection besetzt. Werde also wohl oder übel 15 Pins (8-bit data + > control) aus der Gruppe GPIO[33-52] spendieren müssen. > Merci! Jetzt mal unabhängig vom FX3 welchen ich leider noch nicht im Einsatz hatte wäre mir der Aufwand des Defektblockhandlings für 1-2Gbit wahrscheinlich zu hoch und würde auf managed NAND (z.B. eMMC, ggfs. SD-Card) oder auf NOR ausweichen. Dass an deinem Slave-FIFO-I/F ein FPGA hängt würd ich jetzt eher als Vorteil sehen und versuchen das NAND IF oder was auch immer über den FPGA anzuschliessen oder ist der von IOs und Resourcen schon ausgereizt oder willst Du selbigen aus den Flash mit der Firmware beschicken? Gruß Vanilla
Vanilla schrieb: > Dass an deinem Slave-FIFO-I/F ein FPGA hängt würd ich jetzt eher als > Vorteil sehen und versuchen das NAND IF oder was auch immer über den > FPGA anzuschliessen oder ist der von IOs und Resourcen schon ausgereizt > oder willst Du selbigen aus den Flash mit der Firmware beschicken? Naja, neben riesig viel Kalibrationsdaten soll auf das Flash auch die FPGA-Config drauf, deshalb ist nix mit ans FPGA anschliessen. Die (e)MMC-Geschichte habe ich bereits angedacht (mit einem FX3S), auch aus I/F-Speedgründen. Hast Du zufälligerweise eine Ahnung, wo ich die Anzahl program/erase-cycles (oder write-cycles) von so Devices her bekomme? Die Datasheets von z.B. MTFC2GMDEA oder N2M400FDB311A3C schweigen sich dazu aus...
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.