Lattice CPLD, Flipflop streikt

M.K Gast #3429665
Lesenswert?
• ▲
▼ 
Morgen zusammen

Ich beginne seit kurzem mit CPLD von lattice.
Es handelt um obsolente ispLSI 1024 (die bei mir über 10 stück 
rumliegen)
soweit es alles gut mit UUND , OR und NOT (auch mit NOR, NAND) hat es 
gut geklappt. Man staunt nicht schlecht ihre schnelles Anstiegszeit.

Sobald es mit Flipflop anfangen, da streikt alles (egal ob Zähler, 
Schieberegister und co) Selbst diskrete Flopflop mit NAND geht auch 
nicht.

Programm: isplever 17. schematic/Abel oder schematic/VHDL
Programmer, USB Programmer

Hatte ich da etwas Kleinigkeit mit Sachen beim Flipflop übersehen?
Hängt da Sachen mit Register oder constraints Editor?

Bin noch nicht so erfahren in Sachen von CPLD, vorher hatte ich öfter 
mit TTL gebastelt und damit gut ausgekommt..

Grüss
Matt
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Lothar M. Moderator (Firma: Titel) Persönliche Seite #3429678
Lesenswert?
• ▲
▼ 
M.K schrieb:
> Sobald es mit Flipflop anfangen, da streikt alles (egal ob Zähler,
> Schieberegister und co)
Was hast du denn ausprobiert? Und was geht nicht?

> Selbst diskrete Flopflop mit NAND geht auch nicht.
Sieh dir mal das Syntheseergebnis an.

> Programm: isplever 17. schematic/Abel oder schematic/VHDL
Wie jetzt? VHDL oder Schematic oder Abel?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
M.K Gast #3429765
Lesenswert?
• ▲
▼ 
Hallo Lothar

Flipflop, Zähler und co, deren Ausgang bleibt LOW. (auch an 
Wahrheitstabelle bei Steuereingang in Marco-Library-Tabelle beachtet) 
und auch keine Reaktion an Takteingang.

Ich bin noch nicht so erfahrend in Sachen von VHDL, deswegen lasse  ich 
erstmal von ispLEVER in VHDL bzw. ABEL übersetzen (arbeitet an VHDL 
Tutorial dran)

Syntheseergebnis, ähm sorry, müsste ispLEVER und ihre beigefügte 
Programm einarbeiten..

Grüss und Danke
Matt
Antwort Zitieren Bearbeiten Löschen Beitrag melden
M.K. Gast #3430272
Lesenswert?
• ▲
▼ 
Hallo Zusammen

Bin mit CPLD nur sehr kleine Schritt weiter.

mit NOR-Flipflop ( = RS-Flipflop) ging es.
Diskrete D-Latch ging auch. (NOR +AND +INV)
Danach ist es Schluss, selbst D-FF aus Library ging es nicht.

Wenn ich eins und eins zählt, da ging keiner Logikelement mit 
flankensgesteuerte Eingang.

Ist das Limit von alte ispLSI1024?
Ich glaube das nicht, irgendwo hab ich Kleinigkeit übersieht.
Oder sogar verbuggte ispLEVER.
Nur zu Info, erste Installation ging nicht richtig, Neuinstallation ging 
scheinbar bis auf obrige Sachen.


Ratlose Grüss
Matt
Antwort Zitieren Bearbeiten Löschen Beitrag melden
M.K. Gast #3431115
Lesenswert?
• ▲
▼ 
Hallo Zusammen


Gute Neuigkeit gibt es.
Brett vor meine Augen: RESET  von ispLSI1024 liegt an LOW und hindert 
ihm teilsweise an Arbeit, hab umgelötet und es ging dann wie es soll.


Jetzt ist Weg frei :)

Trotzdem danke euch.

Grüss
Matt
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren