Gast
#3484369
Hallo, ich würde gerne einige umfangreichere Sourcen von Verilog nach VHDL übersetzen und ich habe dazu die Frage, ob es nützliche Tools gibt, die dabei unterstützen können? Ich habe bei meiner Suche im Internet gesehen, dass es automatisierte Übersetzungstools von Verilog nach VHDL gibt. Teilweise sogar Open Source bzw. Freeware. Allerdings habe ich keine Vorstellung davon, ob sowas empfehlenswert ist und wie gut die erzielten Ergebnisse sind. Wenn sowas empfehlenswert wäre hätte ich gerne noch gewußt, ob es konkrete Produkte bzw. Tools gibt, die gute Ergebnisse liefern. Wenn man im Open Source bzw. Freeware-Bereich auch gute Sachen finden kann, wäre das natürlich besonders interessant. Mir ist schon klar, dass solch ein Tool diese Aufgabe nur teilweise lösen kann und dass manuelle Nacharbeiten erforderlich sind. Aber wenn man einen großen Teil der manuellen Tipperei abgenommen bekommt und bereits beim Übersetzungsprozess Hinweise erhält, wo man im übersetzten Zielcode nochmal nachschauen und ggf. nachbessern muss, wäre das schon überaus nützlich. Vielen Dank für Eure Hilfe. Beste Grüße, Norbert