Takt verdoppeln

OP Persönliche Seite #3502979
Lesenswert?

Ich hab eine 10 MHz Clock (5 V Pegel, CMOS-Ausgang), von der ich gerne 
eine 20 MHz Clock ableiten würde; mit möglichst niedrigem Jitter. Geht 
das mit 'ner Trickschaltung ohne PLL oder komm ich um eine PLL nicht 
rum?

Die Phasenlage ist mir egal. Nur die Frequenz ist wichtig und möglichst 
wenig Jitter.
Gast #3503055
Lesenswert?

Wenn es nicht exakt 50:50 duty cycle sein muss, würde ich 3 bis 4 XOR 
Gatter eines 74LS86 nehmen. Ein Eingang bekommt den Takt, der andere 
einen mit 2 - 3 Gattern verzögerten Takt. Die propagation delay liegt 
bei ca. 15-20 ns. Der Jitter wäre damit minimal bei einer Gatterlaufzeit 
Verzögerung zum 10MHz Takt.
OP Persönliche Seite #3503188
Lesenswert?

pitschu schrieb:
> Wenn es nicht exakt 50:50 duty cycle sein muss, würde ich 3 bis 4 XOR
> Gatter eines 74LS86 nehmen. Ein Eingang bekommt den Takt, der andere
> einen mit 2 - 3 Gattern verzögerten Takt. Die propagation delay liegt
> bei ca. 15-20 ns. Der Jitter wäre damit minimal bei einer Gatterlaufzeit
> Verzögerung zum 10MHz Takt.

Dies und das:

Digi schrieb:
> Den Clock auf ein pos. und neg. flankengtriggertes Monoflop...

laufen dann ja circa aufs gleiche raus. Schau ich mir mal an, danke!

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren