Hallo, Diamond bricht beim Translate mit obiger Fehlermeldung ab. Was ist das für ein Format?
Wirf mal einen Blick in die Diamond Help. Kannte das ganze bisher auch nicht, gemäss der Help gehören solche Dateien zum "Incremental Design Flow". So wie ich das beim Überfliegen der Help verstanden habe, braucht Translate sowas erst, wenn du im HDL Code "Compile Points" für den Synplify definiert hast. Taucht das zusammen mit einem IP Core oder so auf? Versuch mal das Tool "Partition Mangager" zu starten, der kann solche icf Dateien erstellen.
Ich hab im project-file tatsächlich unter den Optionen Attribute für "Incremental Design Flow" gefunden. Nachdem ich diese manuell gelöscht habe, ist der Fehler weg.
Mal was anderes - weiß jemand, wie man Diamond dazu bringt, den Designnamen im Bitfile-Namen nicht doppelt zu verwenden. Bei mir wird, wenn das Design abc_fpga (in abc_fpga.vhd) heißt ein abc_fpga_abc_fpga.bit erzeugt.
Das ist nicht doppelt, sondern zwei verschiedene Sachen:
> abc_fpga_abc_fpga.bit erzeugt.
Entspricht:
<Name des Design>_<Name der Implementation>.bit
Das siehst du auch im Baum in der File List, die HDL Files sind
unterhalb der Impementation zugeordnet (Beim synthetisieren etc. werden
die Dateien auch in einem Ordner mit dem Namen der Implementation
erzeugt).
Philip K. schrieb: > Ich hab im project-file tatsächlich unter den Optionen Attribute für > "Incremental Design Flow" gefunden. Nachdem ich diese manuell gelöscht > habe, ist der Fehler weg. Danke für den Tip. Ds hat mein Problem auch gelöst. Bei mir war es folgende Zeile im .ldf: <Option name="run_flow" value="INCREMENTAL"/> Komisch ist, dass der ganze Design Flow schon mal durch gelaufen ist. Ich weiss nicht, wie das später rein kam (oder Fehler erst jetzt) Felix
Felix W. schrieb: > Komisch ist, dass der ganze Design Flow schon mal durch gelaufen ist. > Ich weiss nicht, wie das später rein kam (oder Fehler erst jetzt) Ein-/Ausschalten kann man den "Incremental Design Flow" unter Menupunkt "Design -> Enable Incremental Design Flow" Felix