Also meine Frage bezieht sich auf einen NMOS-Transistor.
Ich hab hier mal ein Bild hochgeladen:
http://i.epvpimg.com/soHBg.png
Soo. Man sollte hier sagen um was für ein Gatter es sich handelt.
Laut meiner Wahrheitstabelle sollte es sich dabei um ein OR-Gatter
handeln.
Aber zu meiner Frage:
Nehmen wir an ich lege an x1 ein Low an.
Dann ist der Transistor geöffnet(nicht leitend), also liegt am Gate von
T3 ein High an(eben das High, das am Drain von T1 hängt).
Wenn ich jetzt an x1 ein High anlege, dann ist der Transistor
geschlossen(leitend), also kommt von oben das High und von unten das
Low.
Woher weiß ich dann, ob am Gate von T3 ein High oder Low anliegt? In
meiner Wahrheitstabelle bin ich so vorgegangen, dass sich das Low
"durchsetzt" und dann am T3 Gate anliegt.
Aber ich bin mir nicht sicher wie das genau läuft.
Dankeschön schonmal
Grüße
Tarrew schrieb:> Woher weiß ich dann, ob am Gate von T3 ein High oder Low anliegt?
Wenn T4 leitet, ist an Source von T3 0V (L). Du kannst also genau sagen,
Ugs high oder low ist.
Wenn T4 sperrt ist es egal ob T3 leitet oder nicht.
Ja genau. Aber ob am Gate von T3 ein Low oder High anliegt, ist ja
unabhängig vom Source von T3.
Wenn T1 leitet, dann kommt ja praktisch von unten das Low, und von oben
das High. Woher weiß ich dann, welches sich durchsetzt und sich dann am
Gate von T3 anliegt?
Woher weiß ich dann, welches sich durchsetzt und sich dann am
Gate von T3 anliegt?
Wenn T1 leitet, liegt L am Gate von T3 an, wenn T1 sperrt H.
Ob T3 dann schaltet oder sperrt, hängt von der Source-Spannung ab. Wenn
T1 leitet, ist die Source-Spannung L, also schaltet er bei H am Gate und
sperrt bei L an Gate. Wenn T1 sperrt, ist es irrelevant, was T3 macht.
Max H. schrieb:> Wenn T1 leitet, liegt L am Gate von T3 an, wenn T1 sperrt H.
Danke schonmal. Ja genau hierum gehts mir. Wenn T1 sperrt, dann kann ja
nur das High zum Gate von T3 kommen. Weil das Low ja eben nicht
verbunden ist mit dem T3 Gate.
Wenn T1 jetzt geöffnet ist, dann ist ja einmal ein Low mit dem T3 Gate
verbunden und einmal ein High. Woher weiß ich dann, dass sich das Low da
durchsetzt und nicht das High?
Hoffe meine Frage ist so halbwegs verständlich.
Tarrew schrieb:> Wenn T1 jetzt geöffnet ist, dann ist ja einmal ein Low mit dem T3 Gate> verbunden und einmal ein High.
Low ist viel niederohmiger also setzt es sich durch. Der FET hat einen
Einschaltwiderstand zwischen Drain und Source von wenigen duzenden
Milliohm, der Widerstand hat z.B. 10kΩ.
Hallo Tarrew - genau diese Probleme hatte ich früher auch einmal beim
Einstieg in meine Hobby-Elektronik-Laufbahn.
Woher weiß ich, wer sich durchsetzt?
High oder Low ...
Zwei Dinge braucht man zum Verständnis:
* das Wissen, daß ein MOSFET im leitenden Zustand
viel weniger als 1 Ohm Widerstand hat
* ein bißchen Ohm'sches Gesetz (U=R*I), um Spannungen
an einem Spannungsteiler zu verstehen
Guckst Du hier:
http://www.mikrocontroller.net/articles/Spannungsteiler#Einfacher_Spannungsteiler
1
Deine Schaltung | MC-Artikel
2
---------------------------------------
3
H entspricht U_EIN
4
R entspricht R1
5
Gate_T2 entspricht U_AUS
6
T1 entspricht R2
7
L entspricht GND
8
---------------------------------------
9
|
Hoffe, das hilft.
Und weiterhin noch viel Erfolg!
Viele Grüße
Igel1
Ja danke, das macht Sinn.
Auf den pMos
(http://upload.wikimedia.org/wikipedia/commons/c/ce/PMOS_NOT.png)
übertragen ist es dann wohl genau umgekehrt, weil der Wiederstand vom
Low bzw Ground so hoch ist, dass das High viel niederohmiger ist, wenn
ich das richtig verstanden habe.
Würde auch mit der Gleichung des Spannungsteilers übereinstimmen.
Ist bei Cmos nicht sowieso entweder Low oder High mit dem Ausgang
verbunden? :o
Also einer sperrt und einer leitet.
Wenn der nMos sperrt, leitet nur der pMos also sowieso nur das High.
Und andersrum hab ich nur das Low ... Oder nicht? :o
