T-FlipFlop, Ausgang Q Invert

Gast #3618130
Lesenswert?

Hallo,
es wird immer die Umwandlung vom D-FlipFlop zum T-FlipFlop gezeigt, 
indem das Q Invers zu Eingang D geführt wird UND Q als Ausgang benützt 
wird.

Jetzt habe ich ein D-FlipFlop das nur Q Invers hat (5 Pins, D, Clk, GND, 
VCC, Q invers). Kann ich diesen Q Invers auch gleichzeitig als Ausgang 
gebrauchen, obwohl dieser zum D zurückgeführt wird ?

Ich habe dies kurz ausprobiert, und es funktioniert nicht - der Ausgang 
hat immer den gleichen Zustand...

Mache ich ein Fehler, oder ist dies schon theoretisch nicht möglich ?

Danke
Gast #3618148
Lesenswert?

hmm, Danke. Ich habe den Ausgang im Moment gar nicht belastet. Also ich 
messe direkt mit dem Oszilloskop an Q Invers.

Den CLK mit Pullup 47K zu VCC 5V,

Egal wieviel mal ich den CLK auf Masse lege, der Ausgang bleibt immer 
High, also ca. 5V. (bzw. schlussendlich ist es ein Foto-Transistor der 
auf Masse schaltet)

was kann da noch falsch sein...

oder muss man den Ausgang belasten ??
Das D-Flipflop, Typ: SN74LVC1G80DBVT
Gast #3618247
Lesenswert?

mit einem Fototransistor sollte es ja nicht prellen, der Eingang sieht 
sauber aus. Ich schalte CLK auf Masse mit Transistor, oder mit Taster. 
Immer nur High am Q ... irgendwann sollte ja mal 0V erscheinen ?

Wo kommt der Blockkond. ?
Gast #3618929
Lesenswert?

Hallo

da der Chip schnell ist wirken sich die Induktivitäten der 
Anschlusskabel negativ aus. Die Versorgungsspannung bricht ein. Der 
Kondensator puffert die Versorgung und blockt den Spannungseinbruch ab. 
1uF ist aber groß. Typisch sind Werte von 10-100nF.
Gast #3620813
Lesenswert?

Vermeintlich war der Blockkondensator die Lösung...
Aber es funktioniert nicht... der Ausgang schaltet eigentlich immer 
gleich wie der Zustand am Clock.

Bin ein wenig verzweifelt. Ein Fototransistor (zwischen Clk und Gnd mit 
10k pullup) sollte doch nicht prellen ??

Wie sieht den eine zuverlässige Schaltung aus, mit der man per 
Lichtimpuls zwischen High und Low schalten kann (bistabil) ?
#3620824
Lesenswert?

> Bin ein wenig verzweifelt. Ein Fototransistor (zwischen Clk und Gnd mit
10k pullup) sollte doch nicht prellen?

Flipflops verlangen auch eine maximale Anstigeszeit damit sie sicher 
funktionieren. Schau mal in das Datenblatt. Wahrscheinlich steht da 
maximale Anstigszeit 100ns. Das schafft man mit einem Fototransistor 
nicht. Abhilfe wäre ein zusätzlicher Schmitttrigegr-Baustein um eine 
steile Flanke zu bekommen.
Gast #3621620
Lesenswert?

also nochmal,
Schaltung ist ganz einfach:

5 beiniges FlipFlop mit invertiertem Ausgang Q. Reagiert auf positive 
Flanke.
Typ: SN74LVC1G80DBVT

-Vcc 5V,
-Gnd
zwischen Clk und GND ein Fototransistor
zwischen Clk und Vcc ein 10K Widerstand.
Verbindung zwischen D und Q Invers

Problem: Der Ausgang reagiert fast immer identisch zum Clk. Also 
überhaupt nicht bistabil. D.h immer High wenn kein Licht, und Low bei 
Licht.

@Helmut

Ein Schmitt Trigger könnte die Lösung sein. Aber wo ist diese maximale 
Anstiegszeit von z.B. 100ns im Datenblatt definiert ? Wie lautet der 
techn. Begriff ?

Danke
Gast #3621635
Lesenswert?

100ns max. Anstiegszeit kann bei einem 160MHz Flipflop nicht stimmen.
Im Datenblatt sind wesentlich kürzere Zeiten.
Der Aufbau ist bei solch schnellen Chips kritisch.

Die textuelle Beschreibung war klar, aber wo kommt dein Signal für den 
Optokoppler her?

Warum hast du diesen Chip ausgewählt und was soll die Schaltung 
bewirken?
Gast #3621700
Lesenswert?

Habe ich irgendwo ein Optokoppler erwähnt ?
Ich habe dieses FlipFlop gewählt, weil mein Aufbau kompakt sein muss... 
aber eigentlich sind alle 5 bis 6 beinigen Flipflops die ich auf Farnell 
finde, so schnell...

Ich möchte per Lichtimpuls was schalten. Daher vorab der Aufbau mit 
Flipflop und Fototransistor.

Zum Testen habe ich es auch mit einem Taster zwischen Clk und Gnd 
versucht. Aber das gleiche ähnliche Problem.

Irgendwie scheint mir die maximale Anstiegszeit im Datenblatt nicht 
definiert...
Gast #3621706
Lesenswert?

Habe inzwischen was interessantes gefunden (in einem Dokument für High 
Speed Cmos)

If the clock input of a positive-edge triggered device is at or near to 
its threshold during a noise transient, multiple triggering can occur. 
To prevent this, the rise and fall times of the clock inputs should be 
less than the published maximum (500ns at VCC=4.5V)


Vielleich joch viel empfindlicher.... muss mir also ein schnellen 
kleinen Schmitt Trigger finden.. oder vielleicht gibt es noch langsame 
Flipflops im SO-8 Format. Vielen Dank
Gast #3621710
Lesenswert?

Und da noch Infos aus Wiki
Anstiegs- und Abfall-Zeit beschreiben die Zeitintervalle, in denen 
dieser undefinierte „verbotene“ Zustand während des Umschaltens 
auftritt.

Wichtig ist das insbesondere bei flankengetriggerten Schaltungen, d. h. 
Schaltungen, die auf die Änderung des Signals reagieren (z. B. 
flankengetriggertes Flipflop). Andernfalls kann es zu Fehlfunktionen 
kommen; siehe dazu auch Race condition.
Gast #3621802
Lesenswert?

Hallo

mein Fehler, ich hatte an einen Optokoppler gedacht. Bei einem 
Fototransistor brauchst du in jedem Fall einen Schmitt-Trigger. Ob ein 
74hc14 reicht mußt du testen. Den gibt es auch als single-Gate im SOT23.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren